kl800.com省心范文网

cadence版图设计


Cadence cdsSPICE 使用说明

第二章. Virtuoso Editing 的使用简介
全文将用一个贯穿始终的例子来说明如何绘制版图。 这个例子绘制的是一个最简单的非 门的版图。

§ 2-1

建立版图文件

使用 library manager。首先,建立一个新的库 myLib,关于建立库的步骤,在前文介绍 cdsSpice 时已经说得很清楚了,就不再赘述。与前面有些不同的地方是:由于我们要建立的 是一个版图文件,因此我们在 technology file 选项中必须选择 compile a new tech file,或是 attach to an exsiting tech file。这里由于我们要新建一个 tech file,因此选择前者。这时会弹出 load tech file 的对话框,如图 2-1-1 所示。

图 2-1-1 在 ASCII Technology File 中填入 csmc1o0.tf 即可。接着就可以建立名为 inv 的 cell 了。 为了完备起见,读者可以先建立 inv 的 schematic view 和 symbol view(具体步骤前面已经介 绍,其中 pmos 长 6u,宽为 0.6u。nmos 长为 3u,宽为 0.6u。model 仍然选择 hj3p 和 hj3n) 。 然后建立其 layout view,其步骤为:在 tool 中选择 virtuoso-layout,然后点击 ok。

§ 2-2 绘制 inverter 掩膜版图的一些准备工作
首先,在 library manager 中打开 inv 这个 cell 的 layout view。即打开了 virtuoso editing 窗

第 1 页 共 78 页

Cadence cdsSPICE 使用说明

图 2-2-1 virtuoso editing 窗口 口,如图 2-2-1 所示。 版图视窗打开后, 掩模版图窗口显现。 视窗由三部分组成: Icon menu , menu banner , status banner. Icon menu (图标菜单)缺省时位于版图图框的左边,列出了一些最常用的命令的图标, 要查看图标所代表的指令, 只需要将鼠标滑动到想要查看的图标上, 图标下方即会显示出相 应的指令。 menu banner(菜单栏),包含了编辑版图所需要的各项指令,并按相应的类别分组。几 个常用的指令及相应的快捷键列举如下: Zoom In Save Undo Move Rectangle Path -------放大 (z) ------- 保存编辑(f2) ------- 取消编辑(u) ------- 移动(m) -------编辑矩形图形(r) ------- 编辑布线路径(p) Zoom out by 2------- 缩小 2 倍(Z) Delete Redo Stretch Polygon Copy ------- 删除编辑(Del) -------恢复编辑 (U) ------- 伸缩(s) ------- 编辑多边形图形(P) -------复制编辑 (c)

status banner(状态显示栏) ,位于 menu banner 的上方,显示的是坐标、当前编辑指 令等状态信息。 在版图视窗外的左侧还有一个层选择窗口(Layer and Selection Window LSW) 。

第 2 页 共 78 页

Cadence cdsSPICE 使用说明

LSW 视图的功能: 1) 可选择所编辑图形所在的层; 2) 可选择哪些层可供编辑; 3) 可选择哪些层可以看到。 由于我们所需的部分版图层次在初始 LSW 中并不存在,因此下一步要做的是:建立我们 自己的工艺库所需的版图层次及其显示属性。 为了简单起见, 以下仅列出绘制我们这个版图 所需的最少版图层次。 层次名称 Nwell Active Pselect Nselect Contact Metal1 Via Metal2 Text Poly 说明 N阱 有源区 P 型注入掩膜 N 型注入掩膜 引线孔,连接金属与多晶硅/有源区 第一层金属,用于水平布线,如电源和地 通孔,连接 metal1 和 metal2 第二层金属,用于垂直布线,如信号源的 I/O 口 标签 多晶硅,做 mos 的栅

下图是修改后的 LSW。

第 3 页 共 78 页

Cadence cdsSPICE 使用说明

图 2-2-2 LSW 如何来修改 LSW 中的层次呢?以下就是步骤: 1. 切换至 CIW 窗口,在 technology file 的下拉菜单中选择最后一项 edit layers 出现如图窗 口

图 2-2-3 edit layers 2. 在 technology library 中选择库 mylib,先使用 delete 功能去除不需要的层次。然后点击 add 添加必需的层次,add 打开如下图的窗口:

第 4 页 共 78 页

Cadence cdsSPICE 使用说明

图 2-2-4 其中,layer name 中填入所需添加的层的名称。Abbv 是层次名称缩写。Number 是系统给层 次的内部编号, 系统保留 128-256 的数字作为其默认层次的编号而将 1-127 留给开发者创 造新层次。Purpose 是所添加层次的功用,如果是绘图层次,一般选择 drawing。Priority 是 层次在 LSW 中的排序位置。其余的选项一般保持默认值。在右边是图层的显示属性。可以 直接套用其中某些层次的显示属性。 也可以点击 edit resources 自己编辑显示属性。 如图 2-2-5 所示(这个窗口还可以在 LSW 中调出) 编辑方法很简单,读者可以自己推敲,就不再赘 述。上述工作完毕后就得到我们所需的层次。接着我们就可以开始绘制版图了。

§ 2-3

绘制版图

一.画 pmos 的版图(新建一个名为 pmos 的 cell) 1. 画出有源区 在 LSW 中,点击 active(dg) ,注意这时 LSW 顶部显示 active 字样,说明 active 层 为当前所选层次。然后点击 icon menu 中的 rectangle icon,在 vituoso editing 窗口中 画一个宽为 3.6u,长为 6u 的矩形。这里我们为了定标,必须得用到标尺。点击 misc/ruler 即可得到。清除标尺点击 misc/clear ruler。如果你在绘制时出错,点击需 要去除的部分,然后点击 delete icon。 2. 画栅 在 LSW 中,点击 poly(dg) ,画矩形。与有源区的位置关系如下图:

第 5 页 共 78 页

Cadence cdsSPICE 使用说明

0.6u

0.6u(gate length)

6u(gate width)

1.5u 3.6u

图 2-2-5 display resource editor 3.画整个 pmos 为了表明我们画的是 pmos 管,我们必须在刚才图形的基础上添加一个 pselect 层,这一层 将覆盖整个有源区 0.6u。接着,我们还要在整个管子外围画上 nwell,它覆盖有源区 1.8u。 如下图所示:

第 6 页 共 78 页

Cadence cdsSPICE 使用说明

pselect 00.6u0.6u 1.8u nwell

4.衬底连接 pmos 的衬底(nwell)必须连接到 vdd。首先,画一个 1.2u 乘 1.2u 的 active 矩形;然后 在这个矩形的边上包围一层 nselect 层(覆盖 active0。6u) 。最后将 nwell 的矩形拉长,完成 后如下图所示: nselect active pselect

这样一个 pmos 的版图就大致完成了。接着我们要给这个管子布线。 二.布线 pmos 管必须连接到输入信号源和电源上,因此我们必须在原图基础上布金属线。 1. 首先我们要完成有源区(源区和漏区)的连接。在源区和漏区上用 contact(dg)层 分别画三个矩形,尺寸为 0.6 乘 0.6。注意:contact 间距为 1.5u。 2. 用 metal1(dg)层画两个矩形,他们分别覆盖源区和漏区上的 contact,覆盖长度为 0.3u。 3. 为完成衬底连接,我们必须在衬底的有源区中间添加一个 contact。这个 contact 每 边都被 active 覆盖 0.3u。 4. 画用于电源的金属连线,宽度为 3u。将其放置在 pmos 版图的最上方。 布线完毕后的版图如下图所示:

第 7 页 共 78 页

Cadence cdsSPICE 使用说明

图 2-3-1 pmos 版图 通过以上步骤我们完成了 pmos 的版图绘制。接下来我们将绘制出 nmos 的版图。 三.画 nmos 的版图 绘制 nmos 管的步骤同 pmos 管基本相同(新建一个名为 nmos 的 cell) 。无非是某些参 数变化一下。下面给出 nmos 管的图形及一些参数,具体绘制步骤就不再赘述。 3.6u 0.6u

0.6u

3u

3u 图 2-3-2nmos 版图 四.完成整个非门的绘制及绘制输入、输出 1. 新建一个 cell(inv) 。将上面完成的两个版图拷贝到其中,并以多晶硅为基准将两
第 8 页 共 78 页

Cadence cdsSPICE 使用说明

图对齐。然后,我们可以将任意一个版图的多晶硅延长和另外一个的多晶硅相交。 2. 输入:为了与外部电路连接,我们需要用到 metal2。但 poly 和 metal2 不能直接相 连,因此我们必须得借助 metal1 完成连接。具体步骤是: a. 在两 mos 管之间画一个 0.6 乘 0.6 的 contact b. 在这个 contact 上覆盖 poly,过覆盖 0.3u c. 在这个 contact 的左边画一个 0.6 乘 0.6 的 via,然后在其上覆盖 metal2(dg) , 过覆盖 0.3u d. 用 metal1 连接 via 和 contact,过覆盖为 0.3u 从下图中可以看得更清楚:

via metal2 metal1

contact

poly 3. 输出:先将两版图右边的 metal1 连起来(任意延长一个的 metal1,与另一个相交) 。 然后在其上放置一个 via,接着在 via 上放置 metal2。 五.作标签 1. 在 LSW 中选择层次 text(d3) ,点击 create/label,在弹出窗口中的 label name 中填 入 vdd!并将它放置在版图中相应的位置上。 2. 按同样的方法创制 gnd! 和 Out 的标签。完成后整个的版图如下: 、A

图 2-3-4 非门的版图 至此,我们已经完成了整个非门的版图的绘制。下一步将进行 DRC 检查,以检查版图在绘 制时是否有同设计规则不符的地方。
第 9 页 共 78 页

Cadence cdsSPICE 使用说明

第三章 Diva 验证工具使用说明

版图绘制要根据一定的设计规则来进行,也就是说一定要通过 DRC(Design Rule Checker)检查。编辑好的版图通过了设计规则的检查后,有可能还有错误,这些错误不是 由于违反了设计规则, 而是可能与实际线路图不一致造成。 版图中少连了一根铝线这样的小 毛 病 对 整 个 芯 片 来 说 都 是 致 命 的 , 所 以 编 辑 好 的 版 图 还 要 通 过 LVS ( Layout Versus Schematic)验证。同时,编辑好的版图通过寄生参数提取程序来提取出电路的寄生参数, 电路仿真程序可以调用这个数据来进行后模拟。下面的框图可以更好的理解这个流程。

图 3-0-1 IC 后端工作流程

验证工具有很多,我们采用的是 Cadence 环境下集成的验证工具集 DIVA。下面先对 DIVA 作一个简单介绍。 DIVA 是 Cadence 软件中的验证工具集,用它可以找出并纠正设计中的错误:它除了可 以处理物理版图和准备好的电气数据,从而进行版图和线路图的对查(LVS)外。还可以在 设计的初期就进行版图检查, 尽早发现错误并互动地把错误显示出来, 有利于及时发现错误 所在,易于纠正。 DIVA 工具集包括以下部分: 1. 设计规则检查(iDRC) 2. 版图寄生参数提取(iLPE) 3. 寄生电阻提取(iPRE)
第 10 页 共 78 页

Cadence cdsSPICE 使用说明

4. 电气规则检查(iERC) 5. 版图与线路图比较程序(iLVS) 需要提到的是:Diva 中各个组件之间是互相联系的,有时候一个组件的执行要依赖另 一个组件先执行。例如:要执行 LVS 就先要执行 DRC。在 Cadence 系统中,Diva 集成在版 图编辑程序 Virtuoso 和线路图编辑程序 Composer 中,在这两各环境中都可以激活 Diva。要 运行 Diva 前,还要准备好规则验证的文件。可以把这个文件放在任何目录下,这些规则文 件的写法下面专门会进行说明,也会给出例子。这些文件有各自的默认名称,如:做 DRC 时的文件应以 divaDRC.rul 命名,版图提取文件以 divaEXT.rul 命名。做 LVS 时规则文件应 以 divaLVS.rul 命名。

§ 3-1

DRC 规则文件的编写
4.8u 1.8u 0.6u 1.8u

仍旧以前面的非门为例,我们制定了以下规则: 1.a n 阱(well) n 阱的最小宽度 1.b 阱与阱之间的最小间距 1.c ndiff 到 nwell 的最小间距 1.d pdiff 到 nwell 的最小间距 1.e p mos 器件必须在 nwell 内 2.a 2.b 3.a 3.b 3.c 3.d 3.e 4.a 4.b 4.c 4.d 5.a 5.b 6.a 6.b 6.c 7.a 7.b 7.c 7.d 有源区(active) 有源区的最小宽度 有源区之间的最小间距 多晶硅的最小宽度 多晶硅间的最小宽度 多晶硅与有源区的最小间距 多晶硅栅在场区上的最小露头 源、漏与栅的最小间距 引线孔的最小宽度 引线孔间的最小间距 多晶硅覆盖引线孔的最小间距 metal1 覆盖引线孔的最小间距 金属 1 的最小宽度 金属 1 间的最小间距 金属 2 的最小宽度 金属 2 间的最小间距 金属 2 的最小挖槽深度 通孔的最小宽度 通孔间的最小间距 通孔与引线孔间的最小间距 metal1 覆盖通孔的最小间距

1.2u 1.2u 0.6u 0.6u 0.6u 0.6u 0.6u 0.6u 0.9u 0.3u 0.3u 1.2u 0.9u 1.2u 1.2u 1.2u 0.6u 0.9u 0.6u 0.3u
第 11 页 共 78 页

多晶硅(poly)

引线孔(contact)

金属 1(metal1)

金属 2(metal2)

通孔(via)

Cadence cdsSPICE 使用说明

7.e metal2 覆盖通孔的最小间距 0.3u 7.f 通孔与多晶硅的最小间距 0.3u 结合上述规则,我们就可以编写出相应的 DRC 规则检查文件(见附录 1) ,取名为 divaDRC.rul。这个文件的第一部分是层次处理,用于生成规则文件中所要应用到的层 次(可以是原始层或是衍生层) 。例如:nwell=geomOr("nwell"), (在文件中引用到的所 有原始物理层次都要用双引号括起来)这一句的目的是在后面应用到 nwell 这个原始物 理层次时,不需要再用引号括起来,前面几句都是这个意思。后面四句则生成版图验证 中必须的一些层次。有一点需要注意的是:在 geomOr 的关键字和“(”之间不能出现 空格,nwell=geomOr (“nwell”)的写法系统在编译时会报错。 下面这个语句相当于一个条件转移语句,当有drc命令时,执行下面的规则,否则跳 转到下一个命令。 ivIf( switch( "drc?" ) then 在设计规则检查中,主要的语句就是drc()了。先简单介绍一下这个语句的语法。 [outlayer]=drc(inlayer1 [inlayer2] function [modifiers] ) outlayer表示输出层,如果定义(给出)输出层,则通过drc检查的出错图形就可以保 存在该输出层中。 此时, 如果没有modifiers选项, 则保存的是原始的图形。 如果在modifiers 选项中定义了修改方式,那么就把修改后的结果保存在输出层中。如果没有定义outlayer 层,出错的信息将直接显示在出错的原来层次上。 Inlayer1和inlayer2代表要处理的版图层次。有些规则规定的是只对单一层次的要求, 比如接触孔的宽度,那么可以只有inlayer1。而有些规则定义的是两个层次之间的关系,如 接触孔和铝线的距离,那么要注明两个层次。 Function中定义的是实际检查的规则,关键字有sep(不同图形之间的间距), width (图形的宽度), enc(露头), ovlp(过覆盖), area(图形面积), notch(挖槽的宽度) 等。关系有>, <, >=, <=, ==等。结合起来就是:sep<3, width<4, 1<enc<5 这些关系式。 例如:drc(nwell width < 4.8 "Minimum nwell width =4.8")。在此例中,没有outlayer 的定义, 也没有modifiers的定义, 所以发现的错误都直接显示在nwell层上。 例子中, inlayer 就是nwell,检查的只是n阱层的规则。function是width<4.8,表示n阱宽度小于4.8微米。 所以上面这句的执行结果就是把n阱层中宽度小于4.8u的图形当做错误输出。后面引号中的 信息起到说明提示作用, 需要时可以查询, 对查错没有实际意义。 同样需要注意的是: 在drc 和“(”之间同样不能有空格,否则系统会提示没有drc语句。从上面讨论不难看出,DIVA 规则文件的编写对格式有一定要求。 在规则文件中我们还可以看到saveDerived语句,如:saveDerived(geomAndNot(pgate nwell) "p mos device must in nwell"),这一句将输出不在nwell内部的pgate(pmos), 这种写法在规则文件的编写中经常碰到,要熟练掌握。 另外,在DRC文件中,引号引出的行是注释行。 以上就是对DRC文件编写的一些简单介绍,对于其中使用的关键字,作者有专门的说明 文章,同时在本文后面作者还会给出一个完整的DRC校检文件并给出详细说明,读者可以参 照它,以加深对文件编写的理解。

§ 3-2 版图提取文件的介绍
上面已经提到, 通过DRC验证的版图还需要进行LVS也就是版图和线路图对查比较。 实际 上就是从版图中提取出电路的网表来, 再与线路图的网表比较。 那么如何提取版图网表呢? 这里我们就要使用到DIVA的extract文件。下面是它的简单介绍: 首先,同DRC一样,extract文件的最开始同样是这样一条语句:
第 12 页 共 78 页

Cadence cdsSPICE 使用说明

ivIf(switch(“extract?”) then 它相当于一个条件转移语句,当有extract这个命令时,执行下面的规则,否则跳转到另外 的循环。 接着,extract文件中要进行的是层次定义,它一般分为三个步骤: 1. 识别层定义(recognition layer) 2. 终端层定义(terminal layer) 3. 伪接触层定义(psuedo_contact layer) 然后是定义层次间的连接关系,使用geomConnect语句将版图间的不同层次连接起来(一个 extract文件只能有一个geomConnect语句),构成完整的网表。例如句子: geomConnect( via(contact psd nsd poly metal1) via(via metal1 metal2) ) 其中,via语句的作用是使用连接层连接任意数目的层次,但要注意的是:一个via语句中只 能出现一个连接层。但在geomConnect语句中via语句可以出现的次数不限。以上语句表示: 在有contact的地方,psd nsd poly metal1 是相互连接的。在有via 的地方metal1和metal2 相连,注意后一个via和前一个的意义不同。 上述工作完成之后,我们接着要进行的工作是器件的提取(device extraction)。使 用extractDevice语句。extractDevice 语句定义电路中用到的元器件,这是提取文件中的 关键语句。语法说明如下: extractDevice( reclayer termlayer model physical ) 其中reclayer是识别层, 它应该是后来通过逻辑关系生成的提取层, 这个层上的每一个图形 都会被当作是一个元器件。 Termlayer是端口层,它表示的是元器件的端口,一定要是可以连接的层次。具体的端口定 义因元器件而异。 Model指的是元器件的类型,与端口要对应。例如下两句: extractDevice( pgate (GT "G")(psd "S" "D")(NT "B")"pfet ivpcell" ) extractDevice( ngate (GT "G")(nsd "S" "D")(pwell "B")"nfet ivpcell" ) 分别提取出pmos管和nmos管。 接着很重要的一步是器件尺寸测量,使用measureParameter语句,例如: w1=measureParameter(length (ngate butting nsd) .5) 这一句测量的是nmos的沟道宽度, 注意后面的.5必须加上, 否则测出的将是两倍的沟道宽度。 下面使用saveInterconnect 这个命令把连接的层次写到提取出来的网表中,以便在做 LVS时,可以与线路图中的网表互相对比。 saveInterconnect( nsd psd poly contact metal1 ) saveRecognition 这个命令将提取产生的可以识别的图形保存下来。通常和 extractDevice语句中的识别层一致。 saveRecognition( ngate "ngate" ) saveRecognition( pgate "pgate" ) 以上就是对extract文件的一个简要介绍,读者可以参看附录中完整的例子,以加深对它的 理解。

§ 3-3

LVS文件的介绍

接下来,就是LVS检查了。在diva中,由于版图提取在extract中就已经完成,LVS文件
第 13 页 共 78 页

Cadence cdsSPICE 使用说明

中的逻辑结构相对就比较简单。只需进行网表比较,参数比较,以及把一些“并联或串联” 的元器件归并等即可。 所以这一部分文件不会因为工艺层次不同而有很大不同, 可以根据范 本做少许改动。 以下只介绍一下LVS的基本结构: lvsRules( procedure(mosCombine(value1,value2) ……. ) Procedure(mosCompare(lay,sch) ……. ) permuteDevice(parallel “pmos” mosCombine) compareDeviceProperty(“pmos” mosCompare) ) 至于例子,读者可以参考附录。

§ 3-4
一.DRC 的说明

Diva 的用法

编 辑 好 的 验 证 文 件 都 存 在 ..\export\home\wmy\myLib\ 下 , 文 件 名 分 别 是 divaDRC.rul、divaEXT.rul、divaLVS.rul。有了这三个文件就可以进行版图验证了。下面 将以一个非门为例子来进行说明。 在编辑版图文件的同时就可以进行DRC检查。 在virtuoso版图编辑环境中。 单击Verify 菜单,上面提到的DIVA工具都集成在这个菜单下。先介绍设计规则检查DRC,单击第一个子 菜单DRC就会弹出DRC的对话框。如下:

图 3-4-1 DRC 菜单窗口
第 14 页 共 78 页

Cadence cdsSPICE 使用说明

Checking Method 指的是要检查的版图的类型。 Flat 表示检查版图中所有的图形,对子版图块不检查。 (与电路图中类似,最上层电路 由模块组成,而模块由小电路构成。有些复杂的版图也是如此) Hierarchical 利用层次之间的结构关系和模式识别优化,检查电路中每个单元块内部是 否正确。 hier w/o optimization 利用层次之间的结构关系而不用模式识别优化,来检查电路中每 个单元块。 Checking Limit 可以选择检查哪一部分的版图 Full 表示查整个版图 Incremental 查自从上一次 DRC 检查以来,改变的版图。 by area 是指在指定区域进行 DRC 检查。一般版图较大时,可以分块检查。 如果选择这种方式后, Coordinate 这个输入框就变为可输入。 可以在这个框内输入坐标, 用矩形的左下角和右上角的坐标来表示。格式为:12599:98991 115682:194485 或者先单击 Sel by Cursor,然后用鼠标在版图上选中一个矩形,这个输入框也会出现相应 的坐标。如果不出现可以多选几次。 Switch Names 在DRC文件中,我们设置的switch在这里都会出现。这个选项可以方便我们对版图文件进行 分类检查。这在大规模的电路检查中非常重要。 Run-Specific Command File

Inclusion Limit
上面的两项并不是必需的,可以根据默认设定。 Echo Commands 选上时在执行DRC的同时在CIW窗口中显示DRC文件。 Rules File 指明DRC规则文件的名称,默认为divaDRC.rul Rules Library 这里选定规则文件在哪个库里。 Machine 指明在哪台机器上运行DRC命令。 local 表示在本机上运行。对于我们来说,是在本机运行的,选local。 remote 表示在远程机器上运行。 Remote Machine Name 远程机器的名字。 在填好规则文件的库和文件名后,根据实际情况填好Checking Method 和Checking Limit就可以单击OK运行。这时可以在CIW窗口看到运行的信息,同时在版图上也会出现发 亮的区域(如果有错误) 。 错误在版图文件中可以看到,另外也可以选择Verify-Markers-Find菜单来帮助找错。单 击菜单后会弹出一个窗口,在这个窗口中单击apply就可以显示第一个错误。这个窗口较简 单,大家看一下,再试几次就可以了。 同样,可以选择Verify-Markers-Explain来看错误的原因提示。选中该菜单后,用鼠标 在版图上出错了的地方单击就可以了。也可以选择Verify-Markers-Delete把这些错误提示删 除。 Virtuoso版图编辑环境下的菜单见图3-4-2。

第 15 页 共 78 页

Cadence cdsSPICE 使用说明

图 3 –4-2Virtuoso 菜单

二.版图提取(Extractor)说明
为了进行版图提取, 还要给版图文件标上端口, 这是LVS的一个比较的开始点。 在LSW 窗口中,选中metal1(pn)层, (pn)指得是引脚(pin) ;然后在Virtuoso环境菜单中选择 Create-Pin,这时会出来一个窗口。如下:

图 3-2-3 创建版图端口窗口 填上端口的名称(Terminal Names 和Schematic中的名字一样) 、模式(Mode,一般选 rectangle) 、输入输出类型(I/O Type)等。至于Create Label属于可选择项,选上后,端口 的名称可以在版图中显示。 填好可以直接在版图中画上端口,往往有好几个端口,可以都画好在单击Hide。 这 些端口仅表示连接关系,并不生成加工用的掩模板,只要求与实际版图上铝线接触即可, 也没有规则可言。

第 16 页 共 78 页

Cadence cdsSPICE 使用说明

版图的完成后,就可以提取了,在版图编辑环境下选择Verify –extractor 。弹出菜单如 下:

图 3-2-4Extractor 窗口

图 3-2-5 提取出的文件 填好提取文件库和文件名后,单击OK就可以了。然后打开Library Manager,在库myLib下 nmos单元中增加了一个文件类型叫extracted的文件,可以用打开版图文件同样的方式打开 它。图3-2-5就是提取出来的版图,可以看到提取出来的器件和端口,要看连接关系的话, 可以选择Verify-probe菜单,在弹出窗口中选择查看连接关系。 版图的准备工作基本上就完成了,接下来是线路图的准备工作。线路图的准备工作相
第 17 页 共 78 页

Cadence cdsSPICE 使用说明

对较简单,有几个要注意的地方:首先,在库的选用上,要用Sample库中的元件;其次,线 路图的端口名称要与版图中的端口名称一致;最后,在线路编辑完成后要进行检查,可以直 接单击左边第一个快捷键,也可以选择菜单Check--Current Cellview。 在版图和线路图的准备工作完成后就可以进行LVS了。

图3-2-6 LVS 参照图3-2-6的弹出菜单,填好规则文件的库和文件名,要进行LVS的两个网表。 (其实 在LVS中比较的是两个网表,一个是schematic中,另一个是extracted,所以两个schematic文 件也可以比较,只是一般没这个必要)设置完以后单击RUN,片刻后就回弹出一个窗口表 示LVS完成或者失败。失败时可以在上面的菜单中单击Info看运行的信息再进行处理。LVS 完成后,可以在上面的弹出菜单中单击Output,这时会弹出LVS的结果。 当然,LVS完成并不是说LVS通过了,可能会有很多地方不匹配。这时要查看错误可以 在LVS窗口中单击Error Display。即可在Extracted和Schematic 中查看错误。

第 18 页 共 78 页

Cadence cdsSPICE 使用说明

第四章 Cadence 中 Verilog 的一些使用方法

§ 4-1

Verilog 的文本编辑器

随着电路规模的增大和复杂,传统的图形输入模式已不可行。语言描述电路 成为潮流。它的方便性和好的更改性、维护性在实践中得到很好的体现。尤其现 在强大的综合工具,和系统集成对核的需求性使 Verilog 更有用武之地。每个硬 件工程师应该学习掌握它。 在进入 Cadence 后在命令行中键入 textedit *.v↙ (此处*为文件名,在 textedit 命令后应带上文件名) 键入上述命令后进入文本编辑框,和 Windows 中常用的文本编辑框很象。

图 4-1-1textedit 文本编辑框界面 图中的主菜单 File、View、Edit、Find 及各自底下的子菜单和 Windws 中的 文本编辑器差不多,使用方法相似,这里就不多说了。编好程序保存可以进 行后续工作了。

§ 4-2

Verilog 的模拟仿真

一.命令的选择。 在命令行中键入 verilog↙ 会出现关于此命令的一些介绍,如下: -f <filename> read host command arguments from file. -v <filename> specify library file -y <filename> specify library directory -c compile only -s enter interactive mode immediately
第 19 页 共 78 页

Cadence cdsSPICE 使用说明

-k <filename> set key file name -u convert identifiers to upper case -t set full trace -q quiet -d decompile data structure Special behavioral performance options (if licensed): +turbo speed up behavioral simulation. +turbo+2 +turbo with second level optimizations. +turbo+3 +turbo+2 with third level optimizations. +listcounts generate code for maintaining information for $listcounts +no_turbo don't use a VXL-TURBO license. +noxl disable XL acceleration of gates in all modules Special environment invocation options (if licensed): +gui invoke the verilog graphical environment 在上面的参数选择中,简单介绍几个常用的: (1)-c 首先应该保证所编程序的语法正确性。先进行语法的检查,选择参数- c 键入 如下命令。 verilog –c *.v↙ 根据 Cadence 的报告,查找错误信息的性质和位置,然后进入文本编辑器进 行修改,再编译,这是个反复的过程,直到没有语法错误为止。 (2)-s 进入交互式的环境,人机交互运行和下面的参数联合使用。 (3)+gui & verilog 仿真有命令和图形界面两种方式。图形界面友好和 windows 使用很 象,很好掌握,一般都使用图形方式。 “&”符号是后台操作的意思,不影响 前台工作。如此时你可以在命令行输入其它的命令。 其它的命令参数选择比较复杂,这里就不介绍了,故我们这里常用的命令是: verilog –s *.v +gui &↙ (*代表文件名) 进入图形交互界面。 $附:命令行输入 !!↙ 是执行上一条命令, 命令行输入 !* ↙ (*代表字母) 是执行最近的以*开头的命令。 上述附注对命令输入速度提高有所帮助。 二.SimVision 图形环境。 SimVision 是 Verilog-XL 的图形环境。 主要有 SimControl、Navigator、 Signal Flow Browswer、 Wactch Objects Window 、SimWave 等窗口。
第 20 页 共 78 页

Cadence cdsSPICE 使用说明

(1)SimControl 窗口 此窗口是主要的仿真控制窗口,让用户和机器进行交互式操作。执行各种 Verilog-XL 命令(菜单),进行仿真、分析、调试你的设计。该窗口可以显示 设计的模块和模块,显示和设置断点、强制信号等。创建用户自己的按钮和 执行经常使用的操作。 Manu Bar ① Tool Bar② Source Browser③

图 4-2-1 SimControl 窗口界面图 Scope Region④ I/O Region⑤ Message Region⑥ 各部分简介: ①、Menu Bar 有许多的子菜单,让你执行各种模拟仿真命令。这里就不一一介绍,到使用 时,在指明其功能和所在位置。 ②、Tool Bar 各种按钮代表最常用的操作和功能,能快速对选中的物体执行各种命令。你 可以在工具条中加入自己定义的按钮,来代表常用的操作命令。使用
第 21 页 共 78 页

Cadence cdsSPICE 使用说明

Option-User Buttons-Create 菜单项。用 Options-User Buttons-Edit 菜 单项修改修改按钮。工具条还显示当前模拟时间,当处于交互式的模拟状态 时,会随模拟更新时间。因为工具条按钮的操作为常用操作,下面各功能详 细介绍一下。

运行模拟按钮 口按钮

设置模块按钮

对对象执行操作按钮

调用其它显示窗

显示模拟时间 a n 放用户自定义按钮 是否显示程序代码 图 4-2-2 SimControl 窗口中的工具条 a、Run Simulation 按钮 运行模拟,若无断点直至完成,图标变为停止模拟图标。若有断点则运行到 断点对应信号再改变的位置。 b、Single Step 按钮 再任何模块每按一下执行到下一个可执行行, 即使在子程序中也是单步运行。 c、Step Over 按钮 在当前的模块中执行到下一个可执行行,在子程序中步单步执行,而是一步 执行完子程序。 d、Set Scope 按钮 由当前的调试模块转到被选中的模块。 e、Scope Up 按钮 由当前模块转到它的上一级模块,但若有对象被选中,不执行。 f、Show Execution 按钮 模拟时更新当前模块,显示正在模拟的模块。在当前刚执行完的代码行左边 有一个箭头 g、Set Breakpoint 按钮 设置断点,当模拟过程中被选信号变化时发生。代码左边的行号为高亮的可 设为断点,灰色则不可以。 h、Set Force 按钮 弹出一个窗口,里面有当前选中信号的名字和数值。用户可以强制信号为一 个希望值。 i、Show Value 按钮 n、程序代码是否显示的切换按钮。显示当前被选信号的数值。
第 22 页 共 78 页

b

c

d

e

f

g

h

i

j

k l m

Cadence cdsSPICE 使用说明

以下 j、k、l、m 调用其它调试窗口,具体介绍放到后面。 j、打开 Navigator 窗口。 k、打开 Watch Objects 窗口。显示被选中的对象 l、打开 Singal Flow Browser 窗口。把被选中的对象放到浏览器中 m、打开 SimWave 窗口。显示被选中对象的模拟波形。 ③、Source Browser 显示被调试的程序代码,每行左边有行号。你可以在其间选择信号和模块。这 种选择会影响其它工具的操作对象, 反过来其他工具操作对象的选择也会作用于 Source Browser 信号和对象的选择。可在其间设置断点,如前所说的在行号为 高亮的行可设为断点,灰色则不可以。可在 Source Browser 中点鼠标的右键选 择菜单进行操作。另一个对选择对象的操作是双击该对象。如双击信号得到它的 数值, 双击模块则调到该模块描述处。 如图 4-2-2 中的 n 字母代表的按钮, Source Browser 可被关掉不显示。 ④、Scope Region 包含 scope field 和 subscopes field。从下拉按钮选择不同的项,跳到不 同的模块。对应的 Source Browser 显示该模块的代码。 ⑤、I/O Region 显示执行的命令和模拟输出的结果。你也可以直接在此键入命令执行操作。 I/O Region 也可以被关掉不显示,当点击 Message Region 右边的三角按钮可 切换显示与否。 ⑥、Message Region 显示模拟状态。 三.Navigator 窗口 按下和图 4-2-2 中 j 字母所代表的按钮一样的按钮打开 Navigator 窗口。此 窗口用图形,在 Scope Tree 中采用树的形式显示设计中各模块的层次关系。在 Objects List 中显出 Scope Tree 中被选模块的当前模拟数值和描述。

第 23 页 共 78 页

Cadence cdsSPICE 使用说明

图 4-2-3 Navigator 窗口 ①、Menu Bar 提供各种命令和操作,有下拉菜单(如下面的图 4-2-4)和右键弹出菜单两 种。选中对象点击右键可选择对对象操作所需的命令,如下面的图 4-2-5。

图 4-2-4 Navigator 窗口的菜单

第 24 页 共 78 页

Cadence cdsSPICE 使用说明

图 4-2-5 Navigator 中的 PoP-Up 菜单 ②、Tool Bar

a、设置模块 b、对选择对象操作 c、调用其他显示窗口 图 4-2-6 Navigator 中的工具条 a、b、c 同 SimControl 窗口中的工具条对应按钮的功能一样,都是对选择 对象进行相应的操作。 只是对象可以在 SimControl 窗口选择也可以在 Navigator 窗口中选择,互相影响。 ③ 、Hierarchy Path 显示当前模块的直接路径,其他路径不显示。可选择其间的模块点击右键弹 出菜单进行操作。 ④、Scope Tree 对被选中的模块用树的形式表示出来。在图 4-2-4 中 Options-Scope Tree… 菜单项中有关于对象显示的的性质,有 Filters、Formatting、Layout 三栏,各 有一些选项供选择。影响当前 Scope Tree 显示的内容。 ⑤、Objects List 显示当前调试模块里的信号和当前数值。在在图 4-2-4 中 Options-Objects List…菜单选项有 Filters、Formatting 两栏,会影响 Objects List 中的显示 内容。在 Selcet 子菜单中的选项(如图 4-2-4)能选取某一类别的信号,如都是 Wires 型,或是 Registers 型。
第 25 页 共 78 页

Cadence cdsSPICE 使用说明

四.Singal Flow Browser 窗口 该窗口跟踪可疑信号的值,进入有三个方法 (1) 按下图 4-2-2 中 j 字母所代表的按钮 (2)SimControl 窗口 Tools- Singal Flow Browser 菜单项 (3) 图 4-2-6 Navigator 中的工具条中字母 c 的第二个按钮打开窗口。 (4) Wactch Objects Window 中按下图 4-2-2 中 j 字母所代表的按钮的一样的按 钮界面如下图。(没选信号时)

Menu

图 4-2-7 Singal Flow Browser 窗口界面 Driver Frame

Tool Bar Trace field ①、Menu 对对象的操作命令。可查看信号或输入的细节,显示信号的驱动,可用四种 进制显示信号的数值见下图。后面会阐述菜单项的功能。

图 4-2-8 Singal Flow Browser 窗口菜单 ②、Tool Bar 中的按钮和前面出现的相同的按钮的功能一样这里就不重复了。 ③、Trace field 显示图 2 SimControl 窗口 Source Browser 或者图 4、 Navigator 窗口中 Objects List 所选的信号。也可在 Trace field 输入信号名。 ④、Driver Frame
第 26 页 共 78 页

Cadence cdsSPICE 使用说明

显示被选的信号和数值,以及所有影响该信号的信号及它们的数值。 假设某个时候的 Driver 和 Value 如下图。

图 4-2-9 Driver 信号举例 如果在上图中选中 Driver 信号选图 4-2-9 中 View-Driver info…的菜单 项,将弹出 Driver Details 窗口显示信号的详细信息。如下图。

图 4-2-10

Driver 信号 Driver Details 窗口

当选中图 4-2-9 中的 Driver 信号,选图 4-2-8 中 Trace-show inputs 菜单 项,或者双击信号,将得到影响 Driver 信号的有关信号的信息。如下图。

图 4-2-11、Driver 信号的 inputs 信息图 再次双击 Driver 信号,会隐去这些信息。
第 27 页 共 78 页

Cadence cdsSPICE 使用说明

五.Watch Objects 窗口 显示所选信号及其数值,当模拟中断时,更新数值。进入有三个方法 (1) 按下图 4-2-2 中 k 字母所代表的按钮 (2) SimControl 窗口 Tools- Watch Objects 菜单项 (3) Navigator 中的工具条中字母 c 的第一个按钮打开窗口。 (4) Singal Flow Browser 窗口中按下和图 4-4-2 中 k 字母所代表的按钮的一样的按钮界面如下图。(没选

信号时) 图 4-2-12、Watch Objects 窗口 你可以在打开 Watch Objects 窗口前选择观察信号,如在 Source Browser 中 点选择信号,或在 SimControl 窗口中(图 2)的 Select 菜单下的菜单项选择,或 在图 4 中 Navigator 窗口的⑤Objects List 中选择。 也可以在打开 Watch Objects 窗口后再选择信号,如前选择好信号,然后点击图 4-2-12 中工具条上的加号 图标,把选好信号加到窗口中。窗口的菜单如下图:菜单项的含义都比较明了, 就不多说了。提一下 Options-Heighlight Activity 项使最新变化的信号项用高 亮条表示,Options-Continous Update 项使信号随时变化,即使按图 3、中的 a、Run Simulation 按钮也会显示最后的结果,否则不显示最后结果。

第 28 页 共 78 页

Cadence cdsSPICE 使用说明

图 4-2-13、Watch Objects 窗口的菜单 ⑥、SimWave 窗口 显示选择信号的波形和数值。

图 4-2-14、SimWave 窗口界面

§ 4-3

一个示例

这里举一个实际工作中编的例子, 演示前面所讲的内容, 但不一定面面俱到。 程序的清单见附录。(alu.v) ①、在命令行中敲 textedit alu.v↙ 用 textedit 编好程序的文本。 ②、在命令行中敲 verilog –c alu.v↙ 编译通过程序. ③、在命令行中敲 verilog –s alu.v +gui&↙ 进入交互式图形界面 SimControl 窗口。(见图 2)在 Scope 中选择 test.talu ④、在 SimControl 窗口中的选中 Select-Ports 项,选择端口。 ⑤、按下图 3、SimControl 窗口中的工具条中的 k 键,打开 Watch Objects 窗口, 并如图 13 选中 Options-Continuous ,Highlight Activity 两项。 ⑥、按下图 3、SimControl 窗口中的工具条中的 m 键,打开 SimWave 窗口。 ⑦、按下图 3、SimControl 窗口中的工具条中的 a 键,

第 29 页 共 78 页

Cadence cdsSPICE 使用说明

图 4-3-1、Watch Objects 窗口

图 4-3-2、SimWave 窗口波形 附:alu.v 源程序: module alu(sum,c_out,a,b,c_in,m); output [3:0]sum; output c_out; input [3:0]a,b;
第 30 页 共 78 页

Cadence cdsSPICE 使用说明

input c_in,m; wire c4,cn,cout1; wire [3:0]sum1,a2; assign a2[0]=(b[0]&~m)|(~b[0]&m); assign a2[1]=b[1]; assign a2[2]=(b[2]&~m)|(((~b[2]&b[1])|(b[2]&~b[1]))&m); assign a2[3]=(b[3]&~m)|(~b[3]&~b[2]&~b[1]&m); assign {c4,sum1}=a+a2+c_in; assign cn=c4|(sum1[3]&sum1[2])|(sum1[3]&sum1[1]); assign {cout1,sum}=sum1+{1'b0,cn,cn,1'b0}+1'b0; assign c_out=cn; endmodule module test; reg [3:0]ta,tb; reg tc,tm; wire [3:0]tsum; wire tcout; alu talu(tsum,tcout,ta,tb,tc,tm); initial $monitor($time,"c_out=%d,sum %d=%d+%d+%d,m=%d",tcout,tsum,ta,tb,tc,tm); initial begin ta=4'b1001; tb=4'b1000; tc=1'b0; tm=1'b0; #10 ta=4'b1001; tb=4'b1001; tc=1'b1; #10 ta=4'b0111; tb=4'b0010; tc=1'b0; #10 tm=1'b1; ta=4'b0111; tb=4'b0010; tc=1'b1; #10 ta=4'b0111; tb=4'b0100; tc=1'b1; #10 ta=4'b0101; tb=4'b0010; tc=1'b1; #10 $finish;
第 31 页 共 78 页

Cadence cdsSPICE 使用说明

end endmodule 下图 17、18 是程序对应的电路图。

图 17 BCD 码加法器

图 18 ALU 原理图 几个打开相关帮助的命令,在命令行中敲入: openbook vlogtut&↙ (Verilog-XL Tutorial) openbook vlogref&↙ (Verilog-XL Reference) openbook vloguser&↙ (simwave user guide) openbook simwaveuser&↙ (open the Verilog-XL guide) 校内网站 (ftp: 10.12.41.35) PC 机版 Verilog 仿真工具如 Modelshim,Active 有 HDL4.2 版,Xilinx 的 FPGA 等等,还有 Cadence 的一些资料(如 Verilog-XL Reference、user_guide 等等) 。

第 32 页 共 78 页

Cadence cdsSPICE 使用说明

第五章 MEDICI 的使用简介
§ 5-1 MEDICI 的使用

1 登陆 请使用自己的帐号登陆到 10.13.72.33。 进入系统后,请进入目录/export/home/avant/bin 如果用户是从 PC 机上登录的,应确保在登录前已经运行了 EXCEED(该程序可以 使工作站上的图形输出在 PC 机上可见) ,在登陆后应接着运行命令(这个命令使得程序结 果输出在指定的 PC 机上) : setenv DISPLAY 本机 IP:0.0 2 运行 MEDICI 步骤如下:将所有的语句写在一个文本文件中, 在运行命令 medici 后系统将提 示是否输入文件名,此时可以将文件名输入。或者直接将文件名作为参数和 medici 命令一起运行如下: medici /export/home/avant/public/study.txt <回车>

§ 5-2 关于 MEDICI 的概述
关于 MEDICI 语法的详细描述请参阅使用手册(Manule.pdf) ,在该手册中有几种不同 类型结构的例子(如 MOS 和 NPN) ,请结合例子来准确理解语句的用途。

一.MEDICI 的功能简介
Medici 是先驱(AVANT! )公司的一个用来进行二维器件模拟的软件,它对势能 场和载流子的二维分布建模,通过解泊松方程和电子、空穴的电流连续性等方程来获 取特定偏置下的电学特性。用该软件可以对双极型、MOS 型等半导体器件进行模拟, 这个程序通过解二极管和双极型三极管以及和双载流子有关的电流效应(诸如闩锁效 应) 的电流连续性方程和泊松方程来分析器件。 Medici 也能分析单载流子起主要作用 的器件,例如:MOSFET,JFET,MESFET。另外,MEDICI 还可以被用来分析器件 在瞬态情况下的变化。在亚微米器件模拟中,MEDICI 通过联解电子和空穴的能量平 衡和其他的器件方程,可以对深亚微米的器件进行模拟。像热载流子和速度过冲等效 应在 MEDICI 中都已经考虑了,并能够对他们的影响进行分析。

二.MEDICI 的一些特性
网格(GRID)
在 MEDICI 使用了非均匀的三角形网格,可以处理具有平面和非平面表面的特殊 器件,并且能够根据电势或杂质分布的情况自动进行优化。电极可以被放在器件结构 中的任何地方。

杂质分布的读入
杂质的分布可以通过 MEDICI 的函数从 AVANT!的其他工艺建模软件如:TMA SUPREM3 和 SUPREM4 或者是包含杂质分布的文本文件中获得,也可以在文本文件 中描述。
第 33 页 共 78 页

Cadence cdsSPICE 使用说明

物理模型
为了使模拟的结果精确,下列模型都可以被考虑进来:载流子的复合, PHOTOGENERRATION, 碰撞离化效应, 禁带变窄效应, BAND-BAND TUNNELING, 迁移率的变化,载流子寿命,载流子的 Boltzman 和 Fermi-Dirac 统计分布,部分离 化效应。

其他特性
1. Attach lumped resistive,capacitive,and inductive elements to contacts 2. 可以描述分布式接触电阻 3. 可以在模拟中描述电压和电流的边界条件 4. I-V 曲线自动跟踪 5. 为了计算和频率相关的电容,电导,admittance 和 s 参数,可以在任何虚拟的 频率下进行交流小信号分析

图形的输出
1. One-dimensional plots of terminal data 可以用来显示直流特性,例如,所加的电压,接触端的电压,终端电流,时 间(瞬态特性) ,还能够用来显示交流量,如电容,电导,admittance,频率, 以及用户定义的一些变量。 2. 可以显示沿着器件结构中特定路径上的某一参量的一维分布 包括:势能,载流子的准费米势能,电场,载流子浓度,杂质浓度,复合和 产生率,以及电流密度。 3. 网格,边界,电极,和结的位置,耗尽区边界的二维结构图 4. 量的二维图形分布,例如:势能,载流子的准费米势能,电场,载流子浓度, 杂质浓度,复合和产生率,电流密度,电流分布。 5. 电流密度核电场的二维向量分布 6. Three-dimensional projuction plots of quantities,例如:势能,载流子的准费米 势能,电场,载流子浓度,杂质浓度,复合和产生率,电流密度,

三.MEDICI 的语法概览
语句简介
器件结构定义语句包括: MESH, X.MESH, Y.MESH, ELIMINATE, SPREAD, BOUNDRY, TSUPREM4,REGION, ELECTRODE, PROFILE。这些语句定义了器件的结构 和模拟用的网格. MESH:初始化网表的生成 X.MESH:描述 X 方向上的网格线的位置 Y.MESH:描述 Y 方向上的网格线的位置 ELIMINATE:沿着网格线缩减节点 SPREAD:沿着水平网格线调整节点的垂直位置 BOUNDRY:调整模拟的网表以适应边界的界面
第 34 页 共 78 页

Cadence cdsSPICE 使用说明

REGRID 可以用来用来对这种网格进一步优化. 材料物理性能描述 REGION:描述材料在结构中的区域 INTERFACE 语句可以被用来说明界面层电荷,陷阱,和复合速率. CONTACT 被用来说明电极边上的特殊边界条件. MATERIAL 可以用来改变结构的材料特性. 器件求解的物理模型 MOBILITY 描述和各种各样的迁移率模型相关的参数. MODELS 用来描述模拟过程中的物理模型. SYBOLIC 可用来选择模拟时用的求解方法. METHOD 用来对特定的求解方法选择特殊的技巧. SOLVE 用来选择偏置条件和分析类型.,这个语句可以被用于稳态,瞬态和交流小信号. 图形化结果的输出 PLOT.3D 被 用 来 初 始 化 三 维 图 显 示 平 台 , 它 的 配 套 语 3D.SURFACE,TITLECOMMENT 等. PLOT.2D 用 来 初 始 化 二 维 图 形 显 示 平 台 . 它 的 配 套 语 句 可 以 有 CONTOUR,VERCTOR,E.LINE,LABEL,TITLE,COMMENT 等. PLOT.1D 用 来 初 始 化 一 维 图 形 显 示 平 台 , 它 的 配 套 语 句 有 E.LINE,LABEL,TITIE,COMMEN,CONTOUR 等.

网表描述的步骤
通常,网表的描述有以下步骤: 1. 定义一系列有间隔的 X 和 Y 方向的网格线构成的一个简单的矩形 2. 将网格线适当扭曲以适应非平面的图形或者与杂质的分布相匹配(平面性很差的结 构很难处理好),这一步的目的是为了将网格进行优化。 3. 将多余的节点从网格中去除掉。 4.描述材料区域和电极

语句格式:
MEDICI a) b) c) 的输入语句具有自由的格式,并具有下列的一些特性. 每一个语句都由语句名称开始,后面再跟一些参数名和值. 每一个语句都可以占用一行以上的地方,行与行之间用连接符号(“+”)连接. 每一行最多由 80 个字符构成

参数类型:
参数是指接在每一个语句名称后,用来定量的实现该语句的功能的符号。 a) logical:如果该参数出现,则表示为 true b) numerical c) array d) character

第 35 页 共 78 页

Cadence cdsSPICE 使用说明

输入限制:
1. 最多 1000 个语句 2. 最多 2000 行 3. 最多 60000 个字符

§ 5-3

教学实例 1

这 里 以 一 个 NMOS 为 例 作 了 一 些 分 析 . 关 于 这 个 例 子 的 描 述 文 件 放 在 /export/home/avant/public/study.txt 中,可以通过 FTP 将这个文件下载(这是一个文本文 件) ,假如想在这个文件的基础上做进一步的修改的话,修改后必须将文件上载到原来的目 录下,然后按照前面所说的方法运行该文件。另外使用手册也放在这个目录下,有兴趣的 话可以自己下载了去看(用 Acrobat 打开) 。 请各位需要注意的是,在使用之前请每人自己作一个备份,并使用另外的名字,以免 因为使用同一个文件名致使程序运行到半中间时产生冲突而中断。 例子如下; TITLE TMA MEDICI Example 1 - 1.5 Micron N-Channel MOSFET 给本例子取的标题,对实际的模拟无用 COMMENT Specify a rectangular mesh COMMENT语句表示该行是注释 MESH SMOOTH=1 创建器件结构的第一步是定义一个初始的网表(见图1),在这一步中网表不需要定义得足 够精确,只需要能够说明器件的不同区域,在后面我们会对该网表进行优化.网表的生成 是由一个MESH语句开始的,MESH语句中还可以对smoothing进行设置(好的smoothing 可以把SPREAD语句产生的钝角三角形带来的不利影响减小). COMMENT WIDTH is the whole width,H1 is the width of a grid X.MESH WIDTH=3.0 H1=0.125 X.MESH和Y.MESH语句描述了初始网表是怎样生成的,X.MESH用来描述横向的区域. 在此例子中,X.MESH语句中的H1=0.125说明在横向区域0—WIDTH之间网格线水平间 隔为0.125微米(均匀分布). COMMENT location of line NO. 1 is -0.025u, No.3 is 0.0u Y.MESH N=1 L=-0.025 Y.MESH用来描述纵向的区域,在这参数N指第一条水平网格线,L指位于-0.025微米处 Y.MESH N=3 L=0. 第三条水平线位于0微米处 在这个例子中头三条水平线用来定义厚度为0.025微米的二氧化硅(栅氧). COMMENT 0u-1.0u H1=0.125 1u-2u H1=0.250 Y.MESH DEPTH=1.0 H1=0.125 这条语句添加了一个1微米深(DEPTH)的,垂直向网格线均匀间隔0.125微米(H1)的区域 Y.MESH DEPTH=1.0 H1=0.250
第 36 页 共 78 页

Cadence cdsSPICE 使用说明

添加了一个 1 微米深的,垂直向网格线均匀间隔 0.250 微米的区域 COMMENT Eliminate some unnecessary substrate nodes ELIMIN COLUMNS Y.MIN=1.1 该语句将 1.1 微米(Y.MIN)以下的网格线隔列(COLUMNS)删除,以减小节点数 COMMENT distort source/drain oxide thickness using SPREAD COMMENT ENC means the abruptness of two reagion, the number more litter,more sharp SPREAD LEFT WIDTH=.625 UP=1 LO=3 THICK=.1 ENC=2 SPREAD语句用来对网格线进行扭曲,以便更好的描述器件的边界.这个SPREAD语句将 前三条网格线在左边(0-WIDTH之内)的间隔从0.025(栅区氧化层)过渡到0.1微米(源区氧 化层).其中UP指要定义的区域的上边界(此处为第一条网格线),LO指要定义的区域的下 边界(此处为第三条网格线),THICK定义了这个区域的厚度. SPREAD RIGHT WIDTH=.625 UP=1 LO=3 THICK=.1 ENC=2 这个SPREAD语句将前三条网格线的在右边的间隔从0.025(栅区氧化层)过渡到0.1微米 (漏区氧化层). 参数ENC决定了从厚的区域过渡到薄的区域的变化特性.值越大过渡区越平缓,可以自己 修改这个参数,看看过渡区有什么变化(ENC=2表明只在两格完成过渡) WIDTH在这里以过渡区域的中点为准。 COMMENT Use SPREAD again to prevent substrate grid distortion COMMENT line NO.4 move to Y.Lo, >line No.4 will be not affected SPREAD LEFT WIDTH=100 UP=3 LO=4 Y.LO=0.125 这个 SPREAD 语句将第四条网格线固定在 0.125 微米处(Y.LO=0.125),可以使前两条 SPREAD 语句产生的网格扭曲不影响到 0.125 微米以下的网格 在这儿WIDTH参数取了一个特别大的值,可以把过渡性的区域放在器件的外面. COMMENT Specify oxide and silicon regions COMMENT no more description means all reagion REGION SILICON REGION是用来定义区域的材料性质,如果不特别说明区域的范围的话,则表示对整个结 构进行定义,在这里定义整个区域为硅 REGION OXIDE IY.MAX=3 定义第三条网格线以上的区域为二氧化硅 COMMENT Electrode definition ELECTR NAME=Gate X.MIN=0.625 X.MAX=2.375 TOP ELECTR是用来定义电极位置的,在这里将栅极放在栅极二氧化硅的表面 ELECTR NAME=Substrate BOTTOM 将衬底接触电极放在器件的底部 ELECTR NAME=Source X.MAX=0.5 IY.MAX=3 将源区的接触电极放在器件的左边 ELECTR NAME=Drain X.MIN=2.5 IY.MAX=3 将漏区的接触电极放在器件的右边

第 37 页 共 78 页

Cadence cdsSPICE 使用说明

COMMENT Specify impurity profiles and fixed charge PROFILE P-TYPE N.PEAK=3E15 UNIFORM PROFILE语句是用来定义掺杂情况的,P-TYPE表示是P型掺杂,N.PEAK描述峰值浓度. 这个语句定义整个衬底的浓度为均匀掺杂(UNIFORM),浓度为P型 (P-TYPE)3E15(N.PEAK). PROFILE P-TYPE N.PEAK=2E16 Y.CHAR=.25 这个语句定义沟道阈值调整的掺杂为P型,浓度为2E16, 掺杂的特征长度(Y.CHAR)为0.25 微米 PROFILE N-TYPE N.PEAK=2E20 Y.JUNC=.34 X.MIN=0.0 WIDTH=.5 XY.RAT=.75 PROFILE N-TYPE N.PEAK=2E20 Y.JUNC=.34 X.MIN=2.5 WIDTH=.5 XY.RAT=.75 以上两句定义了源(0-0.5微米处)和漏 (2.5-3微米处) 的掺杂区,他们的结深(Y.JUNC)为0.34 微米,横向扩散率为0.75(XY.RAT),为N型(N-TYPE),浓度为2E20(N.PEAK). INTERFAC QF=1E10 INTERFAC语句是用来定义界面态的,这个语句说明在整个二氧化硅的表面有浓度一致的 固定态,浓度为1E10(QF). COMMENT GRID means show/hide grid + FILL means reagions is color filled or not + SCALE means the plot is reduced from the specified size in x or y directions PLOT.2D GRID TITLE="Example 1 - Initial Grid" FILL SCALE PLOT.2D是用来显示二维图形的语句,参数GRID表示在图中显示网表, FILL表示不同的区 域用颜色填充,使用参数SCALE后,可以使显示图形的大小合适.这个语句本身并不能显 示器件的什么特性,只是给器件特性的显示提供一个平台,结合了其他的语句后才能显 示所想要的图形,这一点在下面会给出示范.在这里的几个参数都是可有可无的,不妨把 他们去掉,看看有什么不同,以加深理解. 该语句所得的图形如下:

第 38 页 共 78 页

Cadence cdsSPICE 使用说明

到目前为止,器件的结构已经定义了,下面将对该网格进行调整以适应模拟的需要. COMMENT Regrid on doping REGRID DOPING IGNORE=OXIDE RATIO=2 SMOOTH=1 REGRID语句是用来对网格按要求进行优化的语句. 当节点的掺杂特性超出了RATIO的要求时,该三角形网格将被分割成四个适合的小三角 形,但二氧化硅区域不被包含在内(由IGNORE说明).SMOOTH用来平滑网格的,以减小钝角 三角形带来的不利影响,SMOOTH=1表示平滑湖化时,各个区域的边界不变,SMOOTH=2表示 仅仅不同材料的边界保持不变.参数DOPING说明优化网格的标准是基于杂质分布的,杂 质分布变化快的区域自动进行调整. PLOT.2D GRID TITLE="Example 1 - Doping Regrid" FILL SCALE 该语句生成的图形如下,大家可以仔细比较一下和上图的区别(在网格上有什么不同,尤 其是在PN结的边缘.这儿浓度的变化最快).

第 39 页 共 78 页

Cadence cdsSPICE 使用说明

COMMENT Specify contact parameters CONTACT NAME=Gate N.POLY CONTACT语句是用来定义电极相关的一些物理参数, 在这儿栅极(NAME)的材料被定义为N 型的多晶硅(N.POLY). COMMENT Specify physical models to use MODELS CONMOB FLDMOB SRFMOB2 MODELS用来描述在模拟中用到的各种物理模型,模拟时的温度也可以在这里设定(由参 数TEMP设定).除非又使用了该语句,否则该语句定义的模型一直有效. 参数CONMOB表示使用迁移率与杂质分布有关的模型, 参数FLDMOB表示使用迁移率 与电场分布有关的模型.参数SRFMOB2表示表面迁移率降低效应将被考虑. COMMENT Symbolic factorization, solve, regrid on potential SYMB CARRIERS=0 The SYMBOLIC statements performs a symbolic factorization in preparation for the LU decompositions in the solution phase of the program. 在这儿只选用了Poisson来解方程,因为在这只需要势能,所以载流子类型为零. COMMENT METHOD ICCG DAMPED METHOD语句设置了一个和SYMB语句相关的特定的求解的算法
第 40 页 共 78 页

Cadence cdsSPICE 使用说明

在大多数的情况下,只需要这两个参数就能够得到最有效的零类型载流子模拟. SOLVE 该语句用来获得解,在这里初始条件设置为0 REGRID POTEN IGNORE=OXIDE RATIO=.2 MAX=1 SMOOTH=1 该语句可以在势能变化快的地方将网格进一步优化, PLOT.2D GRID TITLE="Example 1 - Potential Regrid" FILL SCALE 该语句显示的图形如下:

COMMENT Impurity profile plots PLOT.1D DOPING X.START=.25 X.END=.25 Y.START=0 Y.END=2 + Y.LOG POINTS BOT=1E15 TOP=1E21 COLOR=2 + TITLE="Example 1 - Source Impurity Profile" PLOT.1D语句是用来显示参数的一维变化的.在这里参数DOPING说明显示的是杂质的 分布情况,X.START,X.END,Y.START,Y.END用来定义想要考察的路径(起始坐标是 (X.START,Y.START),终点坐标是(X.END,Y.END)). Y.LOG 表示纵坐标使用对数坐标,最大值为 TOP,最小值为 BOT. 参数 COLOR 用来描述该曲线选用的颜色,不妨改变该参数,看看颜色发生了什么变化。 这条语句用来显示从(0.25,0)到(0.25,2)上的一维杂质分布,具体结果见图:

第 41 页 共 78 页

Cadence cdsSPICE 使用说明

PLOT.1D DOPING X.START=1.5 X.END=1.5 Y.START=0 Y.END=2 + Y.LOG POINTS BOT=1E15 TOP=1E17 COLOR=2 + TITLE="Example 1 - Gate Impurity Profile" 这条语句用来显示从(1.5,0)到(1.5,2)上的一维杂质分布,具体结果见图:

第 42 页 共 78 页

Cadence cdsSPICE 使用说明

PLOT.2D BOUND REGION TITLE="Example 1 - Impurity Contours" FILL SCALE CONTOUR DOPING LOG MIN=16 MAX=20 DEL=.5 COLOR=2 CONTOUR DOPING LOG MIN=-16 MAX=-15 DEL=.5 COLOR=1 LINE=2 在这里PLOT.2D语句搭建了一个显示的平台, 两个CONTOUR语句则在这个平台上描绘了所 需参数的特性, CONTOUR语句是用来在最近的一个PLOT.2D语句上绘制各种物理参量的二 维特性的,在这里它们都是用来绘制杂质的二维分布(由参数DOPING说明),不妨把其 中一个语句去掉,看看该语句产生的曲线是那些。 MIN和MAX则指定了参数的显示范围,DEL表示所显示的相邻曲线之间的在参数值上的间 隔,负数表示是P型掺杂,正数表示是N型掺杂。 COLOR表示线条的颜色,LINE表示线条的类型,不妨把这两个参数改变一下,看看对应 的是那一个曲线。 LOG表示MIN,MAX和DEL都采用对数表示。 上面三条语句产生的图形如下:

COMMENT Solve using the refined grid, save solution for later use SYMB CARRIERS=0 SOLVE 为了给下面的模拟提供一个起始条件,在这获得了一个零偏置解 COMMENT SYMB Do a Poisson solve only to bias the gate CARRIERS=0
第 43 页 共 78 页

Cadence cdsSPICE 使用说明

METHOD ICCG DAMPED SOLVE V(Gate)=1.0 在使用SOLVE语句获得下一个解之前,SYMB语句必须再使用一次。因为网表的节点数在 上一次求解的时候已经改变。因为器件在零偏置的时候,电流很小,所以使用零载流子 模型就足够了。 COMMENT Use Newton's method and solve for electrons SYMB NEWTON CARRIERS=1 ELECTRON 下面将要求解漏极电压和漏极电流的关系, 因为是NMOS器件, 所以设置载流子类型为电 子 COMMENT Ramp the drain SOLVE V(Drain)=0.0 ELEC=Drain VSTEP=.2 NSTEP=15 漏极上加上步长为VSTEP,扫描次数为NSTEP的扫描电压,然后进行模拟。 COMMENT Plot Ids vs. Vds PLOT.1D Y.AXIS=I(Drain) X.AXIS=V(Drain) POINTS COLOR=2 + TITLE="Example 1D - Drain Characteristics" 该语句显示漏极电压(横坐标)和漏极电流(纵坐标)的关系,结果下图: LABEL LABEL="Vgs = 3.0v" X=2.4 Y=0.1E-4 LABEL语句用来在图上适当位置添加标志.

第 44 页 共 78 页

Cadence cdsSPICE 使用说明

COMMENT Potential contour plot using most recent solution PLOT.2D BOUND JUNC DEPL FILL SCALE + TITLE="Example 1D - Potential Contours" E.LINE X.START=2.3 Y.START=0.02 S.DELTA=-0.3 N.LINES=8 + LINE.TYPE=3 COLOR=1 E. LINE 是用来画电力线的,这条语句必须和 PLOT.1D 或者是 PLOT.2D 相结合使用.在这 里要求最多画 N.LINES 条电力线,从(X.START,Y.START)开始画,S .DELTA 定义了电力 线起点之间的距离,正数表示在上一个条电力线的右边,负数表示在左边。. CONTOUR POTENTIA MIN=-1 MAX=4 DEL=.25 COLOR=6 这一条语句是用来绘制势能分布的(由参数POTENTIA决定),绘制的势能曲线从-1伏 (MIN) 开始, 到4伏 (MAX) 每一条曲线之间电势差为0.25伏 , (DEL) ,共有(MAX-MIN)/DEL 条势能曲线。 LABEL LABEL="Vgs = 3.0v" X=0.2 Y=1.6 LABEL LABEL="Vds = 3.0v" 这两条语句在图中加了两个标志, 使图形更具有可读性。 上面几句绘制的势能曲线如下:

SOLVE V(Drain)=0 TSTEP=1E-18 TSTOP=1E-10 下面将要显示当漏极电压突然从 5 伏(上面一个 SOLVE 语句已经得到了)突然降到 0 伏(在这一个 SOLVE 语句中由 V(Drain)得到)时的漏极电流瞬态曲线,因为瞬态响应的 模拟不同于直流模拟,因而必须重新求解,在这里,设定求解时迭代的步长为 TSTEP,模 拟结束时间为 TSTOP. PLOT.1D X.AXIS=TIME Y.AXIS=I(Drain) Y.LOG X.LOG POINTS 这个语句设定纵坐标为漏极电流,横坐标为时间,两个坐标都使用对数坐标。
第 45 页 共 78 页

Cadence cdsSPICE 使用说明

§ 5-4

教学实例 2

下面是一个 npn 双集型三极管的描述实例:
1... TITLE TMA MEDICI Example 2P - NPN Transistor Simulation 2... COMMENT Simulation with Modified Emitter Region 3... COMMENT Initial mesh specification 4... MESH;创建一个原始网格 5... X.MESH WIDTH=6.0 H1=0.250;网格横向宽为6u,间距为0.25u 6... Y.MESH Y.MIN=-0.25 Y.MAX=0.0 N.SPACES=2;在纵向-0.25和0之间创建两(N.SPACES) 行网格 7... Y.MESH DEPTH=0.5 H1=0.125;纵向添加深度为0.5u的网格,纵向间距为0.125u 8... Y.MESH DEPTH=1.5 H1=0.125 H2=0.4;纵向再添加深度为1.5u的网格,其纵向间距从0.125u 变化到0.4u 9... COMMENT Region definition 10... REGION NAME=Silicon SILICON;定义整个区域性质为silicon 11... REGION NAME=Oxide OXIDE Y.MAX=0;定义从-0.25到0的区域都为二氧化硅 12... REGION NAME=Poly POLYSILI Y.MAX=0 X.MIN=2.75 X.MAX=4.25;再次定义二氧化硅层 的中间部分区域为poly 13... COMMENT Electrodes 14... ELECTR NAME=Base X.MIN=1.25 X.MAX=2.00 Y.MAX=0.0;基区电极位置定义 15... ELECTR NAME=Emitter X.MIN=2.75 X.MAX=4.25 TOP;发射区电极位置定义(在整个器件 顶部,TOP) 16... ELECTR NAME=Collector BOTTOM;集电区电极位置定义(在器件的最底部BOTTOM)

第 46 页 共 78 页

Cadence cdsSPICE 使用说明

17... COMMENT Specify impurity profiles 18... PROFILE N-TYPE N.PEAK=5e15 UNIFORM OUT.FILE=MDEX2DS;定义衬底为n型均匀搀杂, 浓度为5e15,并将所有定义的搀杂特性记录在文件MDEX2DS中,在下次网格优化时方便调用 19... PROFILE P-TYPE N.PEAK=6e17 Y.MIN=0.35 Y.CHAR=0.16 ... + X.MIN=1.25 WIDTH=3.5 XY.RAT=0.75;定义基区为p型搀杂,浓度为6e17,搀杂特征长度 (Y.CHAR)为0.16,横向扩散率为0.75 20... PROFILE P-TYPE N.PEAK=4e18 Y.MIN=0.0 Y.CHAR=0.16 ... + X.MIN=1.25 WIDTH=3.5 XY.RAT=0.75;仍旧是定义基区的搀杂特性(和发射区邻接部分浓度 较高) 21... PROFILE N-TYPE N.PEAK=7e19 Y.MIN=-0.25 DEPTH=0.25 Y.CHAR=0.17 ... + X.MIN=2.75 WIDTH=1.5 XY.RAT=0.75;定义n型发射区的搀杂特性 22... PROFILE N-TYPE N.PEAK=1e19 Y.MIN=2.0 Y.CHAR=0.27;定义n型集电区的搀杂特性 23... COMMENT Regrids on doping 24... REGRID DOPING LOG RATIO=3 SMOOTH=1 IN.FILE=MDEX2DS;读入文件MDEX2DS,对网格 进行优化处理,当网格上某节点的搀杂变化率超过3时,对这个网格进行更进一步的划分(分为四个全等的 小三角形) 25... REGRID DOPING LOG RATIO=3 SMOOTH=1 IN.FILE=MDEX2DS;再次进行同样的优化处理, 将网格更加的细化 26... COMMENT Extra regrid in emitter-base junction region only. 27... REGRID DOPING LOG RATIO=3 SMOOTH=1 IN.FILE=MDEX2DS ... + X.MIN=2.25 X.MAX=4.75 Y.MAX=0.50 OUT.FILE=MDEX2MP;对发射区与基区交界部分的 网格进行专门的优化处理。最后将整个完整定义的网格保存在文件MDEX2MP中 28... PLOT.2D GRID SCALE FILL ... + TITLE=”Example 2P - Modified Simulation Mesh”;完成的网格如下图

29... COMMENT Modify properties of polysilicon-emitter region 30... MOBILITY POLYSILI CONC=7E19 HOLE=2.3 FIRST LAST;在多晶硅的搀杂浓度为7e19时, 空穴的迁移率为2.3(依赖多晶硅的搀杂浓度而变化),不过FIRST和LAST这两个参数的引入表明无论搀 杂浓度为多少,空穴的迁移率保持不变 31... MATERIAL POLYSILI TAUP0=8E-8;多晶硅中空穴的寿命保持为8e-8 32... MODEL CONMOB CONSRH AUGER BGN;定义在模拟中用到的各种物理模型,CONMOB表示使用迁 移率与杂质分布有关的模型; AUGER表示使用与俄歇复合有关的模型;BGN表示使用与禁带宽度变窄效应

第 47 页 共 78 页

Cadence cdsSPICE 使用说明 有关的模型。 33... COMMENT Initial solution 34... SYMB CARRIERS=0;在SYMB语句中如果设置CARRIERS=0,表示只选用POISSON方程来建模。 称之为零载流子模型 35... METHOD ICCG DAMPED;一般使用上述两个参数来解决零载流子模型 36... SOLVE V(Collector)=3.0;在Vc=3v时求探索解 37... SYMB NEWTON CARRIERS=2;在使用了零载流子模型作初步估计后,我们使用更精确的模型: NEWTON来作进一步求解 38... SOLVE;仍旧在Vc=3v时求解(使用NEWTON模型) 39... COMMENT Setup log files, forward bias base-emitter junction, and ... + calculate the admittance matrix(导纳矩阵) at 1.0 MHz 40... LOG OUT.FILE=MDEX2PI;将上面模拟的数据保存在LOG文件MDEX2PI中,后面要用到 41... SOLVE V(Base)=0.2 ELEC=Base VSTEP=0.1 NSTEP=4 ... + AC.ANAL FREQ=1E6 TERM=Base;在频率为1e6HZ,Vb=0.2v-0.6v(步长为0.1V)的情况 下,进行交流小信号的模拟 42... SOLVE V(Base)=0.7 ELEC=Base VSTEP=0.1 NSTEP=2 ... + AC.ANAL FREQ=1E6 TERM=Base OUT.FILE=MDEX2P7;同样是在频率为 1e6HZ,Vb=0.7 -0.9(步长为 0.1V)的情况下,进行交流小信号的模拟,并将结果(Vb=0.7v)保存在文件 MDEX2P7 中,Vb=0.8v 的结果保存在文件 MDEX2P8 中,Vb=0.9v 的结果保存在文件 MDEX2P9 中 1... TITLE TMA MEDICI Example 2PP - NPN Transistor Simulation 2... COMMENT Post-Processing of MDEX2P Results 3... COMMENT Plot Ic and Ib vs. Vbe 4... PLOT.1D IN.FILE=MDEX2PI Y.AXIS=I(Collector) X.AXIS=V(Base) ... + LINE=1 COLOR=2 TITLE=”Example 2PP - Ic & Ib vs. Vbe”... + BOT=1E-14 TOP=1E-3 Y.LOG POINTS;读取LOG文件,绘制集电极电流和基极电压的关系曲线, 其中纵坐标为对数坐标(LOG文件一般与PLOT.1D联合使用)。 5... PLOT.1D IN.FILE=MDEX2PI Y.AXIS=I(Base) X.AXIS=V(Base) ... + Y.LOG POINTS LINE=2 COLOR=3 UNCHANGE;绘制基极电流和电压的曲线图,UNCHANGE表 明仍旧绘制在上面一条曲线所在的坐标系中。 6... LABEL LABEL=”Ic” X=.525 Y=1E-8 7... LABEL LABEL=”Ib” X=.550 Y=2E-10 8... LABEL LABEL=”Vce = 3.0v” X=.75 Y=1E-13;上述三句在上面绘制的曲线图上添加标签 9... COMMENT Plot the current gain (Beta) vs. collector current 10... EXTRACT NAME=Beta EXPRESS=@I(Collector)/@I(Base);使用EXTRACT语句,列出Beta (增益)的表达式 11... PLOT.1D IN.FILE=MDEX2PI X.AXIS=I(Collector) Y.AXIS=Beta ... + TITLE=”Example 2PP - Beta vs. Collector Current” ... + BOTTOM=0.0 TOP=25 LEFT=1E-14 RIGHT=1E-3 ... + X.LOG POINTS COLOR=2;绘制集电极电流与增益的关系曲线 12... LABEL LABEL=”Vce = 3.0v” X=5E-14 Y=23;做标签 13... COMMENT Plot the cutoff frequency Ft=Gcb/(2*pi*Cbb) 14... EXTRACT NAME=Ft UNITS=Hz ... + EXPRESS=”@G(Collector,Base)/(6.28*@C(Base,Base))”;列出截止频率的表达式,单 位是Hz

第 48 页 共 78 页

Cadence cdsSPICE 使用说明

15... PLOT.1D IN.FILE=MDEX2FI X.AXIS=I(Collector) Y.AXIS=Ft ... + TITLE=”Example 2FP - Ft vs. Collector Current” ... + BOTTOM=1 TOP=1E10 LEFT=1E-14 RIGHT=1E-3 ... + X.LOG Y.LOG POINTS COLOR=2;绘制集电极电流与截止频率的关系曲线,横纵坐标均使用对 数坐标 16... LABEL LABEL=”Vce = 3.0v” X=5E-14 Y=1E9;做标签 17... COMMENT Read in the simulation mesh and solution for Vbe=0.9v 18... MESH IN.FILE=MDEX2MS;由于要绘制二维图形,为了方便,重新载入前面描述的网格。 19... LOAD IN.FILE=MDEX2S9;载入模拟结果文件MDEX2S9(Vbe=0.9v) 20... COMMENT Vector plot of total current for Vbe=0.9v 21... PLOT.2D BOUND JUNC SCALE FILL ... + TITLE=”Example 2FP - Total Current Vectors” 22... VECTOR J.TOTAL COLOR=2;绘制二维电流矢量图 23... LABEL LABEL=”Vbe = 0.9v” X=0.4 Y=1.55 24... LABEL LABEL=”Vce = 3.0v”;做标签 25... COMMENT Potential contour plot for Vbe=0.9v 26... PLOT.2D BOUND JUNC DEPL SCALE FILL ... + TITLE=”Example 2FP - Potential Contours” 27... CONTOUR POTEN MIN=-1 MAX=4 DEL=.25 COLOR=6;绘制等势能曲线(CONTOUR用来绘制 等高线),POTEN指势能,MIN和MAX指定参数的显示范围,DEL表示所显示的相邻曲线在参数值上的间隔, 负数表示是p型搀杂,正数表示是n型搀杂 28... LABEL LABEL=”Vbe = 0.9v” X=0.4 Y=1.55 29... LABEL LABEL=”Vce = 3.0v”;做标签 30... COMMENT Plot doping and carrier concentrations for Vbe=0.7v 31... LOAD IN.FILE=MDEX2S7;载入模拟结果文件MDEX2S7(Vbe=0.7v) 32... PLOT.1D DOPING Y.LOG SYMBOL=1 COLOR=2 LINE=1 ... + BOT=1E10 TOP=1E20 ... + X.STA=3.5 X.END=3.5 Y.STA=0 Y.END=2 ... + TITLE=”Example 2FP - Carrier & Impurity Conc.”;绘制器件的杂质浓度特性曲线, 使用第一种标志(SYMBOL=1,方块),起始点为(3.5,0),终止点为(3.5,2) 33... PLOT.1D ELECTR Y.LOG SYMBOL=2 COLOR=3 LINE=2 UNCHANGE ... + X.STA=3.5 X.END=3.5 Y.STA=0 Y.END=2;仍旧在上面曲线的基础上绘制电子的浓度特性曲 线 34... PLOT.1D HOLES Y.LOG SYMBOL=3 COLOR=4 LINE=3 UNCHANGE ... + X.STA=3.5 X.END=3.5 Y.STA=0 Y.END=2;绘制空穴的浓度特性曲线 35... LABEL LABEL=”Vbe = 0.7v” X=1.55 Y=4E12 36... LABEL LABEL=”Vce = 3.0v” 37... LABEL LABEL=”Doping” SYMBOL=1 COLOR=2 38... LABEL LABEL=”Electrons” SYMBOL=2 COLOR=3 39... LABEL LABEL=”Holes” SYMBOL=3 COLOR=4;添加标签

第 49 页 共 78 页

Cadence cdsSPICE 使用说明

第 50 页 共 78 页

Cadence cdsSPICE 使用说明

第 51 页 共 78 页

Cadence cdsSPICE 使用说明

第 52 页 共 78 页

Cadence cdsSPICE 使用说明

第六章
§ 6-1 附录1:DRC文件 drcExtractRules( nwell=geomOr("nwell") nselect=geomOr("nselect") pselect=geomOr("pselect") poly=geomOr("poly") active=geomOr("active") contact=geomOr("contact") metal1=geomOr("metal1") metal2=geomOr("metal2") via=geomOr("via") ndiff=geomAnd( active nselect) pdiff=geomAnd( active pselect) ngate=geomAnd(ndiff poly) pgate=geomAnd( pdiff poly)

附录

前文非门规则文件的编写

ivIf(switch("drc?") then ivIf(switch("checkTechFile") then checkAllLayers() ) ;*/rules for nwell ivIf(switch("nwell")||switch("all") then drc(nwell width < 4.8 "1.a:Minimum nwell width =4.8") drc(nwell sep < 1.8 "1.b:Minimum nwell to nwell spacing =1.8") drc(nwell ndiff enc < 0.6 "1.c:nwell enclosure ndiff =0.6" ) drc(nwell pdiff enc < 1.8 "1.d:nwell enclosure pdiff =1.8") saveDerived(geomAndNot(pgate nwell) "1.e:p mos device must in nwell") ) ;*/rules for active ivIf(switch("active")||switch("all") then drc(active width < 1.2 "2.a:Minimum active width =1.2" ) drc(active sep < 1.2 "2.b:Minimum active to active spacing =1.2") ) ;*/rules for poly ivIf(switch("poly")||switch("allInterconnect")||switch("all") then drc(poly width < 0.6 "3.a:Minimum poly width<0.6") drc(poly sep < 0.6 "3.b:Poly to Poly spacing<0.6") drc(poly active sep < 0.6 "3.c:Field Poly to Active spacing <0.6") ngatel=geomGetEdge(ngate coincident poly) ngatew=geomGetEdge(ngate inside poly)
第 53 页 共 78 页

Cadence cdsSPICE 使用说明

pgatel=geomGetEdge(pgate coincident poly) pgatew=geomGetEdge(pgate inside poly) drc(poly ngatew enc < 0.6 opposite "3.d:nPoly gate overlap onto field<.6" ) drc(active ngatel enc < 0.6 opposite "3.e:nSource/Drain enclosure of gate<.6" ) drc(poly pgatew enc < 0.6 opposite "3.d:pPoly gate overlap onto field<.6" ) drc(active pgatel enc < 0.6 opposite "3.e:pSource/Drain enclosure of gate<.6" ) ) ;*/contact rules ivIf(switch("contact")||switch("allInterconnect")||switch("all") then saveDerived(geomAndNot(contact geomOr(active poly)) "contact not inside Active or poly") saveDerived(geomAndNot(contact metal1) "contact not covered by Metal1") drc(contact width < 0.6 "4.a:Contact width<0.6" ) drc(contact sep < 0.9 "4.b:Contact to Contact spacing <0.9" ) drc(poly contact enc < 0.3 "4.c:Contact inside Poly<0.3" ) saveDerived(geomStraddle(contact poly) "4.c:contact inside poly<0.3") drc(metal1 contact enc < 0.3 "4.d:Contact inside Metal1<0.3" ) saveDerived(geomStraddle(contact metal1) "4.d:contact inside metal1<0.3") saveDerived(geomOutside(contact metal1) "4.d:contact inside metal1<.3") )
第 54 页 共 78 页

Cadence cdsSPICE 使用说明

;*/metal1 rules ivIf(switch("metal1")||switch("allInterconnect")||switch("all") then drc(metal1 width < 1.2 "5.a:Metal1 width<1.2" ) drc(metal1 sep < 0.9 "5.b:Metal1 to Metal1 spacing <0.9" ) ) ;*/metal2 rules ivIf(switch("metal2")||switch("allInterconnect")||switch("all") then drc(metal2 width < 1.2 "6.a:Metal2 width<1.2" ) drc(metal2 sep < 1.2 "6.b:Metal2 to Metal2 spacing<1.2" ) drc(metal2 notch < 1.2 "6.c:Metal2 to Metal2 spacing<1.2" ) ) ;*/via rules ivIf(switch("via")||switch("allInterconnect")||switch("all") then drc(via width < 0.6 "7.a:Via width<0.6" ) drc(via sep < 0.9 "7.b:Via to Via spacing<0.9" ) drc(via contact sep < 0.6 "7.c:Via to Contact spacing <0.6" ) drc(metal1 via enc < 0.3 "7.d:Via inside Metal1<0.3" ) drc(metal2 via enc < 0.3 "7.e:Via inside Metal2<0.3" ) saveDerived(geomAndNot(via metal1) "Via not inside Metal1") saveDerived(geomAndNot(via metal2) "Via not inside Metal2") saveDerived(geomOverlap(via contact) "Via not allowed over contacts")
第 55 页 共 78 页

Cadence cdsSPICE 使用说明

saveDerived(geomOverlap(via poly) "Via not allowed over Poly") drc(via poly sep < 0.3 "7.f:Via to Poly spacing <0.3" ) ) ) ) 附录 2:extract 文件 ;/*EXTRACT RULES FOR NWELL CMOS drcExtractRules( ivIf( switch( "extract?" ) then ;define commonly used layers bkgnd=geomBkgnd() nwell=geomOr("nwell") psub=geomAndNot(bkgnd nwell) active=geomOr("active") nselect=geomOr("nselect") pselect=geomOr("pselect") poly=geomOr("poly") contact=geomOr("contact") metal1=geomOr("metal1") metal2=geomOr("metal2") via=geomOr("via") ndiff=geomAnd(active nselect) pdiff=geomAnd(active pselect) ; nactive=geomAnd(ndiff psub) ;pactive=geomAnd(pdiff nwell) ;define recognition layers ngate=geomAnd(ndiff poly) pgate=geomAnd(pdiff poly) ;define terminal layers nsd=geomAndNot(ndiff poly) psd=geomAndNot(pdiff poly) ;define persudo layers ntap=geomAnd(nsd nwell) ptap=geomAnd(psd psub) geomConnect( via(via metal1 metal2 ) via(contact metal1 psd nsd poly ) via(ntap nwell nsd) via(ptap psub psd)
第 56 页 共 78 页

Cadence cdsSPICE 使用说明

) ;subPConn=geomStamp( psub ptap error) ; subNConn=geomStamp( nwell ntap error) extractDevice( pgate poly("G") psd("S" "D") extractDevice( ngate poly("G") nsd("S" "D") "pmos ivpcell" ) "nmos ivpcell")

;device measurement pgateWidth = measureParameter( length (pgate coincident poly ) 0.5) pgateLength = measureParameter( length (pgate inside poly ) 0.5) saveParameter( pgateWidth "w" ) saveParameter( pgateLength "l" ) ngateWidth = measureParameter( length ( ngate coincident poly ) 0.5 ) ngateLength = measureParameter( length (ngate inside poly ) 0.5 ) saveParameter( ngateWidth "w" ) saveParameter( ngateLength "l" ) ;saveInterconnect(contact poly metal1 metal2 via ) saveInterconnect( poly contact metal1 metal2 via) ;saveInterconnect((nsd "nselect") (psd "pselect") ) ;saveInterconnect((subNConn "nwell") (subPConn "pselect")) saveRecognition( ngate "poly") saveRecognition( pgate "poly") ) ) 附录 3:LVS 文件 lvsRules( procedure( compareMOS( layPlist,schPlist) prog( ( ) if(layPlist->w!=nil && schPlist->w!=nil then if( layPlist->w !=schPlist->w then sprintf(errorW, "Gate width mismatch: %gu layout to %gu schematic", float( layPlist->w ), float( schPlist->w ) ) return( errorW ) ) ) if( layPlist->l !=nil && schPlist->l !=nil then if( layPlist->l != schPlist-> then sprintf( errorL, "Gate length mismatch: %gu layout to %gu schematic", float( layPlist->l ),float(schPlist->l) ) return( errorL )
第 57 页 共 78 页

Cadence cdsSPICE 使用说明

) ) return( nil ) ) ; prog ); comparemos

procedure( parallelMOS( m1Plist, m2Plist ) prog( ( parMos ) (parMos = (ncons nil ) ) if(( m1Plist->l !=nil && m2Plist->l !=nil) then parMos->l = ( m1Plist->l + m2Plist-> l ) /2.0 ) if(( m1Plist->w != nil && m2Plist->w != nil) then parMos->w = ( m1Plist->w + m2Plist->w ) ) return( parMos ) ) ; prog ) ; parallelMOS permuteDevice( parallel "pmos" parallelMOS ) permuteDevice( parallel "nmos" parallelMOS ) ;permuteDevice( MOS "pmos" ) ;permuteDevice( MOS "nmos" ) compareDeviceProperty( "pmos" compareMOS ) compareDeviceProperty( "nmos" compareMOS ) ) ;lvsRules

§ 6-2

一个完整DIVA文件的注解
一个完整 DIVA 文件的注解

;*************DRC Procedure**************** ;以下这段将会产生覆盖原焊点(pad)4u 的金属 2 的新层次 drcExtractRules( ivIf( switch(“padFix”)||switch(“all”) then metal2=geomOr(“metal2” geomSize(“pad” 4.0));将原金属 2 层次中覆盖焊 点的部分扩展 4u
第 58 页 共 78 页

Cadence cdsSPICE 使用说明

geomErase(“metal2”) saveDerived(metal2(“metal2” “drawing”) );以上两句联合使用将旧层次用 新层次覆盖,并存入 drawing(原始版图的图层)中 ) ;如果通孔(via)在 poly1 上或者在它的 0.5u 范围以内,就产生新层次 viaE ;viaE 图形必须覆盖通孔(via)0.2u ivIf(switch(“viaEfix”)||switch(“all”) then viaToFix=geomOverlap(“via” geomSize(“poly1” 0.5));使用这条语句选择满 足条件的 via(先将 poly1 扩展 0.5u,然后选择与新图形相交的 via) viaE=geomSize(viaToFix 0.2);产生 viaE 层,它覆盖满足条件的 via0.2u geomErase(“viaE”) saveDerived(viaE (“viaE” “drawing”));将新产生的 viaE 层存入 drawing 中 ) )
;*************DRC Procedure**************** drcExtractRules( ;生成常用的衍生层 nsd=geomAndNot(“ndiff” “poly1”) psd=geomAndNot(“pdiff” “poly1”) ngate=geomAnd(“ndiff” “poly1”) pgate=geomAnd(“pdiff” “poly1”) ;开始 DRC 校检 ivIf(switch(“drc?”) then dummy=geomBkgnd() ;进行 0 尺寸图形检查 ivIf(switch(“0width”) then layers=geomcat(“thinox” “metal1” “poly1” “metal3” “via2” “via” “contact” “ndiff” “PRES” “pdiff” “nwell” “buried” “pbase” “pad”);注 意 geomCat 和 geomOr 的区别 drc(layers width==0 raw “0-width shape”);raw 表明检查的是原始层次。 ) ivIf(switch(“offgrid”) then;进行掩膜错位检查 maskedLayers=geomCat(“thinox” “metal1” “poly1” “metal3” “via2” “via” “contact” “ndiff” “PRES” “pdiff” “nwell” “buried” “pbase” “pad”) offGrid(maskedLayers .05 raw “shape off .05 grid”);使用 offGrid 这个命令来进 行检查 ) ;以下这段将对所有层次进行规定的检查 ivIf(switch(“checkTechFile”) then checkAllLayers() ) ;阱的规则检查 ivIf(switch(“well”)||switch(“all”) then drc(“nwell” width<1.8 “1a:minimum nwell width =1.8”);n 阱最小宽度为 1.8u
第 59 页 共 78 页

Cadence cdsSPICE 使用说明

drc(“nwell” sep<2.5 “1b:minimum nwell spacing=2.5”);n 阱间最小间距为 2.5u drc(“nwell” “pdiff” enc<2.0 “1c:nwell enclosure of pdiff =2.0”);pdiff 的外边界到 nwell 的内边界距离检查,最小间距为 2u saveDerived( geomStraddle(“pdiff” “nwell”) “1c:nwell enclosure of pdiff=2.0”);pdiff 和 nwell 仅有部分交叠,则输出错误信息 drc(“nwell” “ndiff” enc<1.0 “1d:nwell enclosure of ndiff =1.0”);ndiff 的外边界到 nwell 内边界的最小间距为 1u saveDerived( geomStraddle(“ndiff” “nwell”) “1d:nwell enclosure of ndiff=1.0”);ndiff 和 nwell 仅有部分交叠,则输出错误信息 ;soft connect 检查 ptap=geomOverlap(“ndiff” “nwell”);选择在 nwell 上的 ndiff nwell=geomOr(“nwell”) ndiff=geomOr(“ndiff”) metal1=geomOr(“metal1”) geomConnect( via(ptap ndiff metal1);ndiff 通过 ptap 和 metal1 相连 ) ivIf(switch(“currentCell?”)||!switch(“hier?”);只在单元内检查阱的连接 geomStamp(nwell ndiff error) ) ) ;扩散区的规则检查 ivIf(switch(“diff”)||switch(“all”) then drc(“ndiff” width<1.0 “2.a:minimum ndiff width=1.0”);ndiff 的最小宽度为 1u drc(“pdiff” width<1.0 “2.a:minimum pdiff width=1.0”);pdiff 的最小宽度为 1u drc(“ndiff” sep<1.0 “2.b:minimum ndiff spacing=1.0”);ndiff 的间距最小为 1u drc(“pdiff” sep<1.0 “2.b:minimum pdiff spacing=1.0”);pdiff 的间距最小为 1u drc(“pdiff” “ndiff” sep<1.0 “2.c:minimum ndiff to pdiff spacing =1.0”);ndiff 和 pdiff 间的距离最小为 1u drc(nsd width<1.0 “2d:minimum source/drain diffusion width =1.0”) drc(psd width<1.0 “2d:minimum source/drain diffusion width =1.0”);源区和漏区的最 小宽度均为 1u saveDerived(geomAndNot(pgate “nwell”) “2.e:P mos device must be inside nwell”);将不 在 nwell 中的 pmos 输出至错误层 ) ;poly1 的规则检查 ivIf(switch(“poly1”)||switch(“allInterconnect”)||switch(“all”) then drc(“poly1” width<0.6 “3.a:minimum poly1 width=0.6”);poly1 的最小宽度为 0.6u drc(“poly1” sep<1.0 “3.b:minimum poly1 spacing=1.0”);poly1 的最小间距为 1u drc(“poly1” “ndiff” enc <0.4 “3.c:poly1 extension past ndiff =0.4”) drc(“poly1” “pdiff” enc <0.4 “3.c:poly1 extension past pdiff =0.4”);poly1 跨 ndiff 和 pdiff 的最小距离为 0.4u
第 60 页 共 78 页

Cadence cdsSPICE 使用说明

saveDerived(geomButting(pgate psd keep<2) “3c:poly1 extension past pdiff =0.4”);这里 的 keep<2 是指如果和 pgate 相外切的 psd 部分少于两部分(作为一个 mos 管,必须有源和 漏,因此和 pgate 相外切且分离的 psd 层必须为两个) ,就输出错误 saveDerived(geomButting(ngate nsd keep<2) “3c:poly1 extension past ndiff =0.4”) ) ;metal1 规则检查 ivIf(switch(“metal1”)||switch(“allInterconnect”)||switch(“all”) then drc(“metal1” width<0.8 “4a:minimum metal1 width =0.8”);metal1 的最小宽度为 0.8 drc(“metal1” sep<1.0 “4b:minimum metal1 spacing =1.0”);metal1 的最小间距为 1u ) ;contact 规则检查 ivIf(switch(“contact”)||switch(“allInterconnect”)||switch(“all”) then drc(“contact” width<1.0 “5a:minimum contact width =1.0”); contact 的最小宽度为 1u drc(“contact” sep<1.0 “5b:minimum contact spacing =1.0”);contact 间的最小间距为 1u drc(“ndiff” “contact” enc<1.0 “5c:ndiff enclosure of contact =1.0”);ndiff 包含 contact 最小为 1u saveDerived(geomStraddle(“contact” “ndiff”) “5c:ndiff enclosure of contact =1.0”);若 contact 与 ndiff 仅有部分交叠,输出错误 drc(“pdiff” “contact” enc<1.0 “5c:pdiff enclosure of contact =1.0”) ;pdiff 包含 contact 最小为 1u saveDerived(geomStraddle(“contact” “pdiff”) “5c:pdiff enclosure of contact =1.0”) ;若 contact 与 pdiff 仅有部分交叠,输出错误 drc(“metal1” “contact” enc<0.5 “5d:metal1 enclosure of contact =0.5”); metal1 包含 contact 最小为 0.5u saveDerived(geomStraddle(“contact” “metal1”) “5d:metal1 enclosure of contact =0.5”) ; 若 contact 与 metal1 仅有部分交叠,输出错误 saveDerived(geomOutside(“contact” “metal1”) “5d:metal1 enclosure of contact =0.5”);若 有 contact 在 metal1 之外,输出错误 drc(“poly1” “contact” enc<0.5 “5e:poly1 enclosure of contact =0.5”); poly1 包含 contact 最小为 0.5u saveDerived(geomStraddle(“contact” “poly1”) “5e:poly1 enclosure of contact =0.5”);若 contact 与 poly1 仅有部分交叠,输出错误 savederived(geomOutside(“contact” geomOr(geomOr(“ndiff” “pbase”) geomOr(“pdiff” “poly1”))) “contact must be enclosed by pdiff or ndiff or poly1”);contact 必 须处在 pdiff、ndiff 或是 poly1 中间 ) ivIf(switch(“metal2”)||switch(“allInterconnect”)||switch(“all”) then drc(“metal2” width<1.0 “6a:minimum metal2 width =1.0”);metal2 的最小宽度为 1u drc(“metal2” sep<1.0 “6b:minimum metal2 spacing =1.0”);metal2 间的最小间距为 1u ) ivIf(switch(“via”)||switch(“allInterconnect”)||switch(“all”) then drc(“via” width<1.0 “7a:minimum via width =1.0”);via 的最小宽度为 1u drc(“via” sep<1.0 “7b:minimum via spacing=1.0”);via 间的最小间距为 1u
第 61 页 共 78 页

Cadence cdsSPICE 使用说明

drc(“metal1” 1u

“via”

enc<1.0

“7c:metal1 enclosure of via =1.0”);metal1 包含 via 最小为

saveDerived(geomStraddle(“via” “metal1”) “7c:metal1 enclosure of via =1.0”);via 同 metal1 仅有部分交叠,输出错误 saveDerived(geomOutside(“via” “metal1”) “7c:metal1 enclosure of via =1.0”); 若有处于 metal1 之外的 via,输出错误 drc(“metal2” “via” enc<0.5 “7d:metal2 enclosure of via =0.5”);metal2 包含 via 最小为 1u saveDerived(geomStraddle(“via” “metal2”) “7d:metal2 enclosure of via =0.5”) ;via 同 metal1 仅有部分交叠,输出错误 saveDerived(geomOutside(“via” “metal2”) “7d:metal2 enclosure of via =0.5”) ;若有处 于 metal1 之外的 via,输出错误 ) ivIf(switch(“pad”)||switch(“all”) then drc(“pad” width<20.0 “8a:minimum pad width =20.0”);pad 的最小宽度为 20u drc(“metal2” “pad” enc<3.0 “8b:metal2 enclosure of pad =3.0”);metal2 包含 pad 最小为 3u saveDerived(geomStraddle(“pad” “metal2”) “8b:metal2 enclosure of pad =3.0”);若 metal2 与 pad 仅有部分交叠,输出错误 saveDerived(geomOutside(“pad” “metal2”) “8b:metal2 enclosure of pad =3.0”);若有处于 metal2 之外的 pad,输出错误 drc(“pad” sep<25.0 “8c:minimum pad spacing =25.0”);pad 间的最小间距为 25u drc(“pad” geomGetByLayer(“metal2” “pad” 6) sep<5.0 “8d:minimum metal2 to pad spacing =5.0”) );将 pad 扩张 6u,选择与其相交的 metal2,并检测所选的 metal2 与 pad 的间距最小是否为 5u ivIf(switch(“res”)||switch(“all”) then drc(“PRES” width<1.0 “9a:minimum PRES width =1.0”);PRES 的最小宽度为 1u drc(“PRES” sep<1.0 “9b:minimum PRES spacing =1.0”);PRES 间的最小间距为 1u drc(“PRES” “ndiff” enc<0.5 “9c:PRES enclosure of ndiff =0.5”);PRES 包含 ndiff 最小 为 0.5u saveDerived(geomStraddle(“ndiff” “PRES”) “9c:PRES enclosure of ndiff =0.5”);若 ndiff 与 PRES 仅部分交叠,输出错误 ) ivIf(switch(“cap”)||switch(“all”) then drc(“thinox” width<1.0 “10a:minimum thinox width =1.0”);thinox 的最小宽度为 1u drc(“thinox” sep<2.0 “10b:minimum thinox spacing =2.0”);thinox 间的最小间距为 2u drc(“poly1” “thinox” enc<0.4 “10c:poly1 enclosure of thinox =0.4”);poly1 包含 thinox 最小为 0.4u saveDerived(geomStraddle(“thinox” “poly1”) “10c:poly1 enclosure of thinox=0.4”) ; 若 thinox 与 poly1 仅部分相交,输出错误 ) ivIf(switch(“bipolar”)||switch(“all”) then drc(“buried” “pdiff” enc<0.5 “11a:buried enclosure of pdiff =0.5”);buried 包含
第 62 页 共 78 页

Cadence cdsSPICE 使用说明

pdiff 最小为 0.5u saveDerived(geomStraddle(“pdiff” “buried”) “11a:buried enclosure of pdiff=0.5”); pdiff 若 与 buried 仅有部分交叠,则输出错误 drc(“buried” “ndiff” enc<0.5 “11a:buried enclosure of ndiff =0.5”);buried 包含 ndiff 最小为 0.5u saveDerived(geomStraddle(“ndiff” “buried”) “11a:buried enclosure of ndiff=0.5”); ndiff 若 与 buried 仅有部分交叠,则输出错误 drc(“buried” “pbase” enc<0.5 “11a:buried enclosure of pbase =0.5”);buried 包含 pbase 最小为 0.5u saveDerived(geomStraddle(“pbase” “buried”) “11a:buried enclosure of pbase=0.5”);若 pbase 与 buried 仅有部分交叠,则输出错误 drc(“pbase” “ndiff” enc<0.5 “11b:pbase enclosure of ndiff =0.5”);pbase 包含 ndiff 最小为 0.5u saveDerived(geomStraddle(“ndiff” “pbase”) “11b:pbase enclosure of ndiff =0.5”);若 ndiff 与 pbase 仅有部分交叠,则输出错误 ) ) ) ;**********************Extraction Procedure************************* drcExtractRules( ivIf( switch(“extract?”) then;开始 extraction ;产生一些常用的衍生层次 poly1=geomOr(“poly1”) pdiff=geomOr(“pdiff”) ndiff=geomOr(“nwell”) pbase=geomOr(“pbase”) buried=geomOr(“buried”) thinox=geomOr(“thinox”) PRES=geomOr(“PRES”) contact=geomOr(“contact”) metal1=geomOr(“metal1”) via=geomOr(“via”) metal2=geomOe(“metal2”) pad=geomOr(“pad”) sub=geomBkgnd() ;定义识别层 ngate=geomAnd(ndiff poly1) pgate=geomAnd(pdiff poly1) npn=geomAnd(ndiff pbase);npn 的发射极 pnp=geomHoles(pdiff);pnp 的发射极(pnp 的集电极包围其发射极,横向 pnp 管) ;定义端口层 nsd=geomAndNot(ndiff poly1)
第 63 页 共 78 页

Cadence cdsSPICE 使用说明

psd=geomAndNot(pdiff poly1) pnpEmit=geomAnd(psd pnp);pnp 的发射极 psd=geomAndNot(psd pnpEmit);重新定义 psd(去除了 pnp 的发射极部分) resTerm=geomAnd(geomsize(contact 1) geomAnd(PRES nsd)) PRES=geomAndNot(goemAnd(PRES nsd) resTerm) nsd=geomAndNot(nsd geomOr(PRES resTerm)) ;定义伪接触层 ptap=geomAndNot(geomAndNot(psd nwell) buried) psd=geomAndNot(psd ptap) nburied=geomAndNot(geomAnd(nsd buried) pbase) pbaseConn=geomAndNot(geomAnd(contact pbase) nsd) contact=geomAndNot(contact pbaseConn) padContact=geomAnd(metal2 pad) ;define geomConnect statement geomConnect(via(contact metal1 nsd psd poly1 ptap pnpEmit resTerm) via(via metal1 metal2) via(nburied nsd buried) via(pbaseConn pbase metal1) via(padContact metal2 pad) ) nwellConn=geomStamp(nwell nsd) subConn=geomStamp(sub ptap) ;define extractDevice statemetnt extractDevice(pgate poly1(“G”) psd(“S” “D”) nwellConn(“B”) “pmos ivpcell”) extractDevice(ngate poly1(“G”) nsd(“S” “D”) subConn(“B”) “nmos ivpcell”) extractDevice(npn nsd(“E”) pbase(“B”) buried(“C”) “npn ivpcell”) extractDevice(pnp pnpEmit(“E”) psd(“C”) buried(“B”) “pnp ivpcell”) extractDevice(thinox metal1(“PLUS”) poly1(“MINUS”) “cap ivpcell”) extractDevice(PRES resTerm(“PLUS” “MINUS”) “res ivpcell”) ;measure device sizes and other parameters ;for nmos device: wn=measureParameter(length (ngate butting nsd) .5e-6) ln=measureParameter(length (ngate inside poly1) .5e-6) saveParameter(wn “w”) saveParameter(ln “l”) ;for pmos device: wp=measureParameter(length (pgate butting psd) .5e-6) lp=measureParameter(length (pgate inside poly1) .5e-6)
第 64 页 共 78 页

Cadence cdsSPICE 使用说明

saveParameter(wp “w”) saveParameter(lp “l”) ;for pnp device: pnpea=measureParameter(area (pnp over pnpEmit) 1e-6) saveParameter(pnpea “area”) ;for npn device: npnea=measureParameter(area npn 1e-6) saveParameter(npnea “area”) ;for cap cap=measureParameter(area(thinox) 5e-15) saveParameter(cap “c”) ;for res wr=measureParameter(length(PRES butting resTerm) .5) lr=measureParameter(length(PRES outside resTerm) .5) bendsr=measureParameter(bends_all (PRES outside resTerm)) res=calculateParameter(((lr/wr) –(.46*bendsr))*100.0) saveParameter(res “r”) ;output data to extracted layout saveRecognition(pgate “poly1”) saveRecognition(ngate “poly1”) saveRecognition(npn “ndiff”) saveRecognition(pnp “buried”) saveRecognition(thinox “thinox”) saveRecognition(PRES “PRES”) saveInterconnect(contact metal1 poly1 metal2 via) saveInterconnect((nsd “ndiff”) (psd “pdiff”)) saveInterconnect((nwellConn “nwell”) pbase buried) saveInterconnect((pnpEmit “pdiff”) (pbaseConn “contact”)) saveInterconnect((resTerm “PRES”) pad) copyGragphics((“text” “drawing” ) all) );end extract? ):end drcExtractRules

§ 6-3

规则文件中一些定义和关键词的图文解释 层处理

层处理要求创建新的层次。你可以在初始设计中使用它,也可以在随后的验证语句中用到。

输入输出层次
第 65 页 共 78 页

Cadence cdsSPICE 使用说明

层处理创建的新层次我们称之为衍生层。他可以是多边形(图形)或是边。层处理表达式中 的输入层可以是多边形、边、衍生层或是原始的图形层次(使用在真正物理版图设计上的层 次) 在层次处理之前, diva 默认将所有在同一层次上的图形合并。 有必要的话可以使用 raw 这个 命令来使所需的一些层次不合并(在下面会再次提到这个命令) 。

逻辑命令
逻辑命令可以被称作层间的“布尔运算” 。他们从输入层出发,创建新的几何图形。 不同的命令所需的输入层数目从一到多不等。 GeomAnd 输出两个不同层次或边界间的交叠部分。一般需要一个或两个输入层。

GeomOr

输出所有的输入层。这些层次(边界)将会被合并成为一个新层次。

GeomAndNot 输出第一层中未被第二层覆盖的部分。你也可以理解为第一层减去第二层。 有一点需要注意的是在这个命令中输入层的顺序不能搞错。

第 66 页 共 78 页

Cadence cdsSPICE 使用说明

GeomXor

这个命令输出两层或多层之间非公有的部分。一般需要一或两个输入层。

GeomNot

输出输入层的反。只有一个输入层。

GeomCat

使所有的输入层连续。其输出包含所有的输入层。但不像 geomOr 使所有的层 合并。可以有任意多个输入层。

关系命令
毫无疑问, 关系命令必须有两个输入层次。 所有的关系命令都将选择表达式中的第一输入层 的整个图形(当然是满足条件的) 。 大多数关系命令允许使用修改符。包括:连接符,限制符以及排除符。 连接符的关键词为:diffNet 和 sameNet。前一个输出不同结点的图形。后一个输出相同结点 的图形。
第 67 页 共 78 页

Cadence cdsSPICE 使用说明

限制符的关键词为:keep 和 ignore。它们都需要指定被选定的图形个数的范围。 GeomInside 选择完全处在第二输入层中的第一输入层。两层可以内切。不能使用限制 符和排除符。

GeomOutside 何修改符

选择完全处在第二输入层之外的第一输入层。两层可以外切。不能使用任

GeomAvoiding 修改符

选择完全处在第二输入层之外的输入层。两层间不能外切。不能使用任何

以下命令均可使用修改符 GeomStraddle 选择的输入层只是部分被第二输入层所覆盖。

第 68 页 共 78 页

Cadence cdsSPICE 使用说明

GeomButting

选择与第二输入层相外切的层次。

GomeCoincident 选择与第二输入层相内切的层次。

GeomOverlap

选择与第二输入层有公共面积的层次。

GeomButtOrCoin 选择与第二输入层外切或内切的的层次。

第 69 页 共 78 页

Cadence cdsSPICE 使用说明

GeomButtOrOver

选择与第二输入层外切或相覆盖的层次。

GeomEnclose

选择完全包含第二输入层的层次,可以内切。

GeomButtOnly

仅仅选择相互外切的层次.

第 70 页 共 78 页

Cadence cdsSPICE 使用说明

GeomCoinOnly

仅仅选择内切的层次,第二层必须完全在的第一层内部。

尺寸命令
geomSize 按输入的数值扩张或收缩输入层。其中正值表示扩张,负值表示收缩。Edges 功能允许将图形的边按垂直方向舒张, 正值表示向图形外部伸展, 负值表示向图形内部伸展。 有一点需要注意的是: 所有的锐角在扩张时都会被截角。 锐角在扩张时遵循与直角相同的规 则。及伸展边扩张值的根号二。

第 71 页 共 78 页

Cadence cdsSPICE 使用说明

GeomStretch

扩张或收缩输入层的边界。正值表示扩张,负值表示收缩。输出将会是边。

选择命令
根据输入层的特性,比如:形状,角度等等来选择输入层或其边界。 GeomGetRectangle 选择边平行或垂直于坐标轴的四边形。 GeomGetpolygon 与上一个命令搭配使用,选择上个命令没有选中的所有图形。 GeomGetVertex 根据顶点个数选择图形,顶点数目可由关键字 keep 和 ignore 来确定。 GeomGetAngledEdge 选择角度满足要求的边(注意其输出是边) ,但如果有关键词 fig,则 输出包含选定边的图形。 GeomGetNon45 选择与坐标轴不平行,不垂直也不成 45 度角的边。 GeomGetEdge 根据边或边的一部分与其它边或图形的关系来选择。首先,要指出包 含所需输出边的输入层,当然这个输入层可以是边或图形。然后,你可以使用以下操作符来 选择所需的边: Butting 选择输入层间相外切的边 Coincident 选择输入层间向内切的边 Outside 选择第一输入层中处在第二输入层外部的边 Inside 选择第一输入层中处在第二输入层内部的边 Not-over 为 outside 和 butting 的组合 Over 为 inside 和 coincident 的组合

GeomGetAdjacentEdge

选择与其它参考边相临近的边
第 72 页 共 78 页

Cadence cdsSPICE 使用说明

GeomGetTexted

根据文字标识来选择图形。所选图形必须包含文字标识。

GeomGetUnTexted

与上个命令正好相反。

GeomGetNet GeomGetLength

根据指定的节点名来选择图形。所有与这个指定节点相联系的层 次都可以作为输入层。 选择输入层中的边。选择根据是边的长度,这里所说的边可以是 一条独立的边,也可以是折线边。

GeomHoled 选择包含孔的图形(就像油炸圈饼一样) GeomGetNon90 选择输入层中不平行于坐标轴的边。 焊点金属检查: 毫无疑问,对器件紧凑层的检查会比疏松层花费多得多的时间。举个例子,在焊点金属 检查过程中, 系统会检查所有金属的附近有无焊点, 但是事实上是只在芯片边界上的金属边 缘有焊点。这将会非常耗费时间,这里我们将使用 geomGetByLayer 命令来解决这个问题。 以下步骤说明这个命令怎样运作: 1 一个边界将会包围在焊点层次周围,当然距离由我们来定。 2 接着,所有被这个边界包围或穿插的梯形金属层将会被选定。 3 最后,检查被选定的金属层与焊点间的间距(使用 DRC 命令) 。
第 73 页 共 78 页

Cadence cdsSPICE 使用说明

层生成命令
geomHoles 生成的图形具有“油炸圈饼”的几何形状。

GeomNoHoles

与上个命令相反

GeomBkgnd

生成包含版图中所有图形的一个矩形。

存储命令
第 74 页 共 78 页

Cadence cdsSPICE 使用说明

Savederived 将衍生层存入库中相关的视图中去。当然你也可以指定输出层次,衍生层 将会被存储在那里。 根据指定的关键字,衍生层可以被存储到某一个视图中去。这样的关键字有: lay_view,ext_view,cell_view,和 abs_view。 从名字不难看出, 它们分别代表版图, 提取层, excell 和抽象视图。如果没有关键字,那么系统将默认是当前视图。有一点要注意的是,上述关键 字的使用都必须在一个特定的上下文中,如:lay_view 应在 DRC 或 extraction 中。Ext_view 和 cell-view 必须在 extraction 中。而 abs_view 则只能在 abstract generation 中起作用。 这个命令的输出有两种格式:tile(梯形)和多边形。系统默认的是多边形格式。 这条命令也可以附加消息。 但是消息两头必须有引号。 可以在运行 DRC 的 explain 命令 是看到这些消息。 CopyGraphics 从当前分析层拷贝源层次到特定层中去。 在 extraction 时,源层次将被拷贝到 extracted view 中去。在 abstract generation 时,源层次 拷贝到 abstract view 中。在分层提取中,如果使用到关键词 cell_view,系统会将指定层次从 “分层提取中的最高层次(top_lever of hierarchy)”中拷贝到 excell view 。但如果使用关键词 all,系统将会从设计版图的所有层次中搜寻指定层次并进行拷贝。 GeomErase 从所有的视图中删去指定原始图形层上的全部图形。当然你也可以指定删 除的范围。要特别小心的使用这个命令,因为他可能永久改变数据库。 DRC

命令

根据 drc 检查的类型,drc 命令可能使用一到两个输入层。输入层可以是原始图形层或是衍 生层。 Drc 的检查结果可以被输出到输出层。而这些输出层又可以作为后续检查的输入。如果没 有定义输出层,则检查结果会被输出到 marker 层去。 Fuctions-决定输入层被检查的方式。除了 area 外,所有的 function 都是基于边到边检查的。 每个 function 的使用都有一个范围。即有一个上限和下限。如果没有定义下限,系统会自 动给出“大于等于 0”的保留值。 Modifiers-修改 functions 的属性。如果不冲突的话,可以同时使用多个 modifiers。 Functions: Width 检查同一输入层中内边线到内边线的距离

Notch

检查同一输入层中外边线到外边线的距离

第 75 页 共 78 页

Cadence cdsSPICE 使用说明

Area Sep

检查单一输入层的面积 检查第一输入层的外边线到第二输入层外边线的距离

Enc

检查第一输入层的内边线到第二输入层外边线的距离

Ovlp

检查第一输入层的内边线到第二输入层内边线的距离

Modifiers: With_perp

除了标准的边界检查外还可以检查垂直边。

Only_perp

只能进行垂直边的检查

第 76 页 共 78 页

Cadence cdsSPICE 使用说明

Parallel

只能进行平行边的检查, 所有 function 默认的边界检查为平行边或非平行边

NotParallel

只能进行非平行边的检查

SameNet DiffNet App

只检查连接在同一节点的层次,在这个命令里使用的层次必须在前面的 geomConnect 命令中出现过 只检查连接在不同节点的层次,在这个命令里使用的层次也必须在前面 的 geomConnect 命令中出现过 只检查值确定的投影边。无论是正值、负值或是零都必须说明

Opposite 只检查两图形的相对边。将输出修整为正的并置。 Length,lengtha, 只计算长度符合指定长度限制的边的长度。Length 在检查两层关系时, Lengthb 两条边都计算。Lengtha 和 lengthb 则分别代表第一层和第二层的边 Fig, figa, figb fig 在两层检查中两层的图形都输出。 而在一层检查中输出第一层的图形; figa 和 figb 在两层检查中分别输出的第一层和第二层的图形 Edge,edgea,edgeb edge 在两层检查中两层的边界都输出。而在一层检查中输出第一层的 边界;edgea 和 edgeb 在两层检查中分别输出的第一层和第二层的边界 Raw 在层次合并之前检查每一层。 Message 是一串处在引号中的字符串,用于错误检查中提示
第 77 页 共 78 页

Cadence cdsSPICE 使用说明

方形边角检查
在图形周围添加一个直交的检查图形,即将原图形沿 x 和 y 方向伸展指定 的长度。形象的说就是在原图形外加一个封套 NormalGrow 在原图形周围添加一个扩张的图形。 在使用这个命令时, 有一个特殊情况: 如果图形的挖槽 (notch) 长度小于两倍的扩张长度, 将会在槽处出现冲突。 这一点我们要注意到。 大多数 DRC 规则可以分为以下三部分: 1 电气规则要求的指定材料间的露头(enclosure)或间距(sepration) 2 在生产时可能存在的掩膜错位 3 生产过程中材料的过搀杂或是迁移 上述的方形边角检查可以使对非投影的折角描述更加精确。 SquareGrow Soft-connect 检查 检 查 阱 是 否 被 错 误 的 使 用 来 作 为 传 导 通 道 。 geomstamp 必 须 要 放 在 geomConnect 命令之后而且 stamping 层(第二层)必须在 geomConnect 中出 现过。 在复杂的单元覆盖情况下使用分层 DRC 检查来提高效率: hier? 允许在分层 DRC 检查时使用不同的规则,它包括以下分支句子: currentCell?只作当前单元的检查 topcell? 只作最高层单元(top-level cell)的检查 GeomStamp 当你在 DRC 检查中选择了分层检查模式, 那么所有在 hier?分支语句中的命令将会被执行。 在 DRC 中运用层次属性:

层次属性:
spacingRules 定义一层或是两层的无序属性。 DRC 保留的属性有: minWidth, minSpacing, 和 minNotch。 OrderedSpacingRules 定义指定顺序的两层的属性。DRC 保留的属性有:minEnclosure, minSpacing 和 minOverlap。

变量赋值:
DRC 在 technology file 中可以设定变量。一般是在 technology file 中的 controls class 中。 DRC 中的参考值: CheckLayer 进行一层或是两层的检查. CheckAllLayers 在所有层上进行 DRC 检查。当然你可以指定某一层不被检查. TechGetSpacingRule 从单层属性中获取值 TechGetTechFile 获取设计的 technology file 信息

第 78 页 共 78 页


《集成电路版图LAYOUT设计与Cadence》讲义.pdf

《集成电路版图LAYOUT设计Cadence》讲义_电子/电路_工程科技_专业资料。《集成电路版图LAYOUT设计Cadence》讲义 您的评论 发布评论 用户评价 这篇文档有word格式...

cadence版图入门.pdf

cadence版图入门 - 讲义 课程名称: 《集成电路版图设计》 孙丽莉 编

Cadence版图设计.pdf

Cadence版图设计 - Cadence cdsSPICE 使用说明 第二章.

Cadence芯片版图设计工具Virtuso.doc

Cadence芯片版图设计工具Virtuso - CADENCE 芯片版图设计工具 VIRTUSO/DIVA/DRACULA 入门手册 ...

cadence讲义 版图设计验证(清华微电子所).ppt

CADENCE Cadence设计系统介绍 清华大学微电子所 1 OUTLINE CADENCE Cadence 系统概述 版图设计工具-Virtuoso LE 版图验证工具-Diva 版图验证工具-Dracula 2 Cadence ...

Cadence版图设计截屏.doc

Cadence版图设计截屏 - INV TG YUFEI NOR... Cadence版图设计截屏_电子/电路_工程科技_专业资料。INV TG YUFEI NOR INV TG YUFEI NOR 文档贡献者 流云间青檐 贡...

Cadence 后端实验系列16_全定制版图设计_Virtuoso.ppt

Cadence 后端实验系列16_全定制版图设计_Virtuoso_信息与通信_工程科技_专业资料。Cadence 实验系列Cadence 后端实验系列16_ 全定制版图设计__Virtuoso Date:2011年1月...

Cadence版图设计环境的建立及设计规则的验证..doc

Cadence版图设计环境的建立及设计规则的验证. - Cadence 版图设计环境的建立及设计规则的验证 摘要:对版图设计需要的工艺库(technology file)文件、显示 (disp...

cadence 版图设计.pdf

cadence 版图设计 - 王翠 霞等 :Cdn e版 图设计 环境 的建 立

Cadence设计系统-简介_图文.ppt

CADENCE Cadence设计系统介绍 清华大学微电子所 1 OUTLINE CADENCE Cadence 系统概述 版图设计工具-Virtuoso LE 版图验证工具-Diva 版图验证工具-Dracula 2 Cadence ...

集成电路版图基础-Cadence工具简介篇00.ppt

集成电路版图基础-Cadence工具简介篇00 - Cadence工具简介 光电工程学院 王智鹏 一、浏览电路 ? Cadence virtuoso 基于linux操作系统, 主要包括...

Cadence版图设计环境的建立及设计规则的验证.doc

Cadence版图设计环境的建立及设计规则的验证_信息与通信_工程科技_专业资料。Cadence版图设计环境的建立及设计规则的验证Cadence 版图设计环境的建立及设计规则的验证 王...

cadence教程(IC设计工具原理)_图文.ppt

cadence教程(IC设计工具原理) - CADENCE IC设计工具原理 (Cadence应用) 哈尔滨工程大学微电子学专业 1 第一章 IC设计基础 CADENCE ? 集成电...

基于Cadence的电路版图绘制及验证.ppt

Exp#3 基于 基于Cadence的电路版图绘 的电路版图绘 制及验证 中国科学技术大学软件学院 Contents 1 2 3 版图设计流程与工艺 CMOS反相器版图设计 CMOS反相器后端...

Cadence工具简介_图文.ppt

Cadence工具简介 - Cadence工具简介 浏览电路 ? Cadence virtuoso 基于linux操作系统,主 要包括电路系统设计工具和版图设计工具。 软件启动后,会看到全...

IC版图设计-第三章.ppt

IC版图设计-第三章 - 第三章 操作系统与 Cadence软件 主要内容 一. UNIX操作系统 二. Linux操作系统 三. 虚拟机 四. Cadence软件 一. UNIX操作...

Cadence版图logo的制作.doc

Cadence版图logo的制作_电子/电路_工程科技_专业资料。Cadence版图logo的制作详细教程,谢谢参考!Cadence 版图 logo 制作教程在 IC 版图设计的后续工作中,为体现版图...

第四讲 设计规则详解及cadence软件环境_图文.ppt

第四讲 设计规则详解及 cadence软件环境 刘毅 2007.4.12 主要内容 ? ? ? 设计规则详解 cadence软件环境 反相器的版图设计 设计规则详解 ? ? ? 版图与制造 ...

Cadence版图布局软件Virtuso Layout Editor快捷键归纳.doc

Cadence 版图布局软件 Virtuso Layout Editor 快捷键归纳 [zz] 摘自 microe.info...我觉得这个拉伸工 具是 Virtuso 版图设计区别于其他绘图软件的精华所在, 能在...

cadence画版图快捷键总结.doc

cadence 快捷键总结 2009-03-28 11:10 Cadence 版图布局软件 Virtuso Layout ...我觉得这个拉 伸工具是 Virtuso 版图设计区别于其他绘图软件的精华所在,能在保持...