kl800.com省心范文网

VHDL10进制计数器


library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity cnt10 is port(clk,rst,en:in std_logic; cq:out std_logic_vector(3 downto 0); cout:out std_logic); end cnt10; architecture one of cnt10 is begin process(clk,en,rst) variable cq1:std_logic_vector(3 downto 0); begin if(rst='1')then cq1:=(others=>'0'); elsif(clk'event and clk='1')then if(en='1')then if(cq1<9)then cq1:=cq1+1; else cq1:="0000"; end if; end if; end if; if(cq1=9)then cout<='1'; else cout<='0'; end if; cq<=cq1; end process; end one;


赞助商链接

FPGA VHDL10进制计数器

FPGA VHDL10进制计数器_电子/电路_工程科技_专业资料。FPGA VHDL10进制计数器 《FPGA 原理及应用》实验报告书 (6)题目 7 段显示译码器的设计 学姓 院名 专学...

VHDL 8421码十进制计数器

VHDL 8421码十进制计数器 - library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; e...

下面程序是1位十进制计数器的VHDL描述

下面程序是 1 位十进制计数器VHDL 描述, LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT10 IS PORT ( CLK...

VHDL语言10进制计数器

VHDL语言10进制计数器 - 课程设计任务书 学生姓名 : 指导教师 :题目: 黄思羽 李向舜 10 进制计数器 专业班级 : 工作单位 : 自动化 0607 自动化学院 初始条....

实验四 VHDL设计有时钟使能的两位十进制计数器

实验四 VHDL设计有时钟使能的两位十进制计数器_电子/电路_工程科技_专业资料。实验四 VHDL设计有时钟使能的两位十进制计数器答案 ...

VHDL十六进制计数器

VHDL十六进制计数器_能源/化工_工程科技_专业资料。徐州工程学院信电工程学院 可...设计一个十六进制计数器 20100504144 20100504133 20010504121 20100504111 10 电信 ...

VHDL语言完成4位十进制计数器、4位锁存器、测频控制器...

实验内容 1、 用 VHDL 语言完成 4 位十进制计数器、4 位锁存器、测频控制器的设计,包括 编译、综合、仿真;** 2、 采用层次化设计的方法,用 VHDL 语言的...

下面程序是1位十进制计数器的VHDL描述

下面程序是1位十进制计数器VHDL描述_计算机软件及应用_IT/计算机_专业资料。下面程序是1 位十进制计数器VHDL 描述,试补充完整。 2. 下面是一个多路选择器的...

vhdl加法计数器

vhdl加法计数器 - 6、编写一个 4 位加法计数器 VHDL 源程序,要求:复位信号 reset 低电平清零,变高后在 clk 上升沿开始工作,输入时钟 信号为 clk,输出为 q...

异步复位8421码十进制计数器vhdl

VHDL双向十进制加减法计... 3页 7下载券异​步​复​位​8​4​2​1​码​十​进​制​计​数​器​v​h​d​l 暂无评价...